1. No category

NJU6450AC
NJU6450A
 端子説明
PAD No.
87
78
90,91,92
94,91
74,75
記号
VDD
VSS
V5,V3,V2
V4,V1
OSC1
OSC2
76
E
(RD)
77
R/W
(WR)
73
A0
79~86
D0~D7
89
FR
96~100
1~11
COM0~COM16
(COM31~COM16)
12~72
SEG60~SEG0
88
RST
93
M/S
（注）
説
明
電源 :VDD=+5V
GND :VSS=0V
液晶表示駆動用電源端子。各電位は、下記の条件を満たす必要があります。
VDD > V1 > V2 > V3 > V4 > V5
発振用抵抗接続端子。発振抵抗 Rf を接続して下さい。
外部クロックを使用する場合は、OSC2 に入力して下さい。
<68 系 CPU 接続時>
68 系 CPU のイネーブル・クロック入力端子。アクティブ”H”
<80 系 CPU 接続時>
80 系 CPU の RD 信号入力端子。アクティブ”L”
この信号が”L”の間、データバスが出力状態になります。
<68 系 CPU 接続時>
68 系の CPU のリード／ライト制御入力端子。
R/W
H
L
Read
Write
状態
<80 系 CPU 接続時>
80 系 CPU の WR 信号接続端子。アクティブ”L”
この信号の立ち上がりエッジで、データバス上の信号が内部に取り込まれます。
CPU のアドレス・バスに接続し、D0∼D7 のデータが表示データかインストラクションかの
区別行います。
A0
H
L
区別
表示データ
インストラクション
スリーステート双方向データバス。
8 ビットまたは 16 ビット CPU とのデータ送受は、この線を通して行われます。
液晶駆動交流化信号の入出力端子。
M/S 端子のマスター／スレーブ選択により、入出力の選択が行われます。
M/S
マスター
スレーブ
FR
出力
入力
コモン信号出力端子。コモン・カウンタの出力と FR 信号の組み合わせにより、
VDD、V1、V4、V5 の内一つのレベルが選択されます。
FR
H
L
DATA
H
L
H
L
V5
V1
VDD
V4
出力
セグメント信号出力端子。表示 RAM の内容と FR 信号の組み合わせにより、
VDD、V2、V3、V5 の内の一つのレベルが選択されます。
FR
H
L
DATA
H
L
H
L
VDD
V2
V5
V3
出力
リセットおよびインターフェース・タイプ選択端子。
リセット動作は、信号の立ち上がりおよび立ち下がりのエッジセンスで行われ、その後の入
力レベルにより 68 系／80 系 CPU に対応するインターフェース・タイプを選択します。
CPU
動作エッジ
リセット後入力レベル
H
68 系
立ち上がり
L
80 系
立ち下がり
マスター／スレーブ動作選択端子。VDD または VSS に接続します。
M/S=VDD: マスター、 M/S=VSS: スレーブ
M/S の選択により、FR、COM0~COM16、OSC1、OSC2 の機能ｈが変化します。
M/S
FR
OSC1
OSC2
COM 出力
COM0~COM16
マスター
出力
入力
出力
COM31~COM16
NC
スレーブ
入力
入力
（注）スレーブは、コモン走査順がマスターと逆になります。
NJU6450A
MEMO
＜注意事項＞
このデータブックの掲載内容の正確さには
万全を期しておりますが、掲載内容について
何らかの法的な保証を行うものではありませ
ん。とくに応用回路については、製品の代表
的な応用例を説明するためのものです。また、
工業所有権その他の権利の実施権の許諾を伴
うものではなく、第三者の権利を侵害しない
ことを保証するものでもありません。