1. No category

注意 : この日本語版文書は参考資料としてご利用ください。最新情報は必ずオリジ
ナルの英語版をご参照願います。
MCP41HVX1
7/8 ビットシングル +36 V ( ± 18 V)
SPI 揮発性デジタル ポテンショメータ
パッケージタイプ ( 上面から見た図 )
MCP41HVX1 Single Potentiometer
TSSOP (ST)
• 高電圧アナログ対応 :
- 端子電圧レンジ : +36 V (DGND = V-)
- 端子電圧レンジ : ±18 V
(DGND = V- + 18 V)
VL
SCK
CS
SDI
SDO
WLAT
SHDN
• 広い動作電圧レンジ :
- アナログ : 10 ～ 36 V( 仕様性能 )
- デジタル : 2.7 ～ 5.5 V
1.8 ～ 5.5 V (DGND  V- + 0.9 V)
• 単一抵抗ネットワーク
• ポテンショメータ コンフィグレーション オプション
• 抵抗ネットワークの分解能
- 7 ビット : 127 抵抗 (128 タップ )
- 8 ビット : 255 抵抗 (256 タップ )
• RAB 抵抗オプション :
- 5 k
10 k
- 50 k
100 k
• SPI シリアル インターフェイス
(10 MHz、モード 0,0 および 1,1)
• 抵抗ネットワーク端子の各種切断方法 :
- シャットダウン ピン (SHDN)
- 端子制御 (TCON) レジスタ
• 書き込みラッチ (WLAT) ピンによる
揮発性ワイパレジスタの更新制御 ( ゼロクロス等 )
• 両電源にパワーオン リセット / ブラウンアウト
リセット機能を装備
- デジタル電源 (VL/DGND): 1.5 V (Typ.)
- アナログ電源 (V+/V-): 3.5 V (Typ.)
• シリアル インターフェイス非動作時電流 (3 µA Typ.)
• 500 kHz (Typ.) の帯域幅 (-3 dB) 動作 (5.0 k デバイス )
• 拡張温度レンジ (-40 ～ +125 ℃ )
• パッケージタイプ : TSSOP-14 と QFN-20 (5x5)
 2014 Microchip Technology Inc.
V+
P0A
P0W
P0B
VDGND
NC(2)
V+
NC (2)
NC (2)
NC (2)
NC (2)
5x5 QFN (MQ)
20 19 18 17 16
SCK
2
CS
3
SDI
4
SDO
5
15
P0A
14 P0W
21 EP (1)
6
7
8
13
P0B
12
V-
11
DGND
9 10
NC (2)
1
NC (2)
NC (2)
VL
SHDN
• 端子 / ワイパの大電流サポート (IW):
- 25 mA (5 k の場合 )
- 12.5 mA (10 k の場合 )
- 6.5 mA (50 k および 100 k の場合 )
• ゼロスケール～フルスケール ワイパ動作
• 低いワイパ抵抗 : 75  (Typ.)
• 低温度係数 :
- 絶対 ( レオスタット ): 50 ppm (Typ.)
(0 ～ +70 ℃ )
- レシオメトリック ( ポテンショメータ ):
15 ppm (Typ.)
14
13
12
11
10
9
8
1
2
3
4
5
6
7
WLAT
特長
Note 1: 露出パッド (EP)
2: NC = 内部接続なし
説明
MCP41HVX1 ファミリには 2 つの電源レール ( アナロ
グとデジタル ) があります。アナログ電源レールは、
抵抗ネットワーク端子ピンで高電圧を使えるようにし
ます。アナログ電圧レンジは、V+ と V- 電圧で決まり
ます。最大アナログ電圧は +36 V ですが、動作時のア
ナログ出力の最小仕様値は 10 V または 20 V で規定さ
れています。アナログ電源電圧が低下すると、アナロ
グスイッチの抵抗が増加し、一部の性能仕様に影響を
与えます。システムをデジタル論理グランド (DGND)
を基準にデュアルレール (±18 V) として実装する事も
できます。
デバイスには書き込みラッチ(WLAT)機能もあります。
これは、WLAT ピンが Low になるまで、揮発性ワイパ
レジスタを受信データで更新 ( ラッチ ) する事を禁止
します。これによって、アプリケーションは揮発性ワ
イパレジスタの更新条件 ( ゼロクロス等 ) を指定でき
ます。
DS20005207A_JP - p.1
MCP41HVX1
デバイスブロック図
V+ V–
VL
DGND
CS
SCK
SDI
SDO
Power-up/
Brown-out
Control
(Digital)
Power-up/
Brown-out
Control
(Analog)
SPI Serial
Interface
Module and
Control
Logic
P0A
Resistor
Network 0
(Pot 0)
WLAT
SHDN
Memory (2x8)
Wiper0 (V)
P0W
Wiper 0
and TCON
Register
P0B
TCON
デバイスの機能
制御
インターフェイス
POR 時の
ワイパ設定
MCP41HV31
1
ポテンショ
メータ (1)
SPI
3Fh
5.0、10.0、
50.0、100.0
75
127 128 1.8 ～ 5.5 V
MCP41HV51
1
ポテンショ
メータ (1)
SPI
7Fh
5.0、10.0、
50.0、100.0
75
255 256 1.8 ～ 5.5 V
デバイス
Note 1:
2:
3:
4:
RAB の
オプション
(k)
ワイパ RW ()
タップ
ワイパ コンフィ
グレーション
RS
POT 数
抵抗
および
タップ数
抵抗 (Typ.)
仕様動作レンジ
VL (2)
V+ (3)
10 (4) ～ 36 V
10 (4) ～ 36 V
A または B どちらかの端子をフローティングにする事により、デバイスをレオスタット ( 可変抵抗器 ) と
して使えます。
DGND 信号基準の値です。V+/V- 電圧には別の要件があります。VL = 1.8 V 動作の場合、DGND は V- よ
り 0.9 V 高くする必要があります。
V- を基準とした VL と DGND 信号の電圧は V- ～ V+ の間になければなりません。
V+ 電圧がデバイスのアナログ パワーオン リセット (POR)/ ブラウンアウト リセット (BOR) 電圧よりも
高い間は、アナログ動作が継続されます。V+ 電圧が規定された最小電圧より低い間は、動作特性が仕様
の制限値を超える場合があります。
DS20005207A_JP - p.2
 2014 Microchip Technology Inc.
MCP41HVX1
1.0
電気的特性
絶対最大定格 †
DGND を基準とした V- の電圧 .................................................................................................... DGND + 0.6 ～ -40.0 V
DGND を基準とした V+ の電圧 ......................................................................................................DGND - 0.3 ～ 40.0 V
V- を基準とした V+ の電圧 .............................................................................................................DGND - 0.3 ～ 40.0 V
V+ を基準とした VL の電圧 ....................................................................................................................... -0.6 ～ -40.0 V
V- を基準とした VL の電圧........................................................................................................................ -0.6 ～ +40.0 V
DGND を基準とした VL の電圧 .................................................................................................................. -0.6 ～ +7.0 V
DGND を基準とした CS、SCK、SDI、WLAT、SHDN の電圧.........................................................-0.6 V ～ VL + 0.6 V
V- を基準としたその他全てのピン (PxA、PxW、PxB) の電圧 ......................................................... -0.3 V ～ V+ +0.3 V
入力クランプ電流、IIK (VI < 0、VI > VL、VI > VPP 、HV ピンにて ) .................................................................. ±20 mA
出力クランプ電流、IOK (VO < 0 または VO > VL) ............................................................................................... ±20 mA
DGND ピンからの最大電流 ..................................................................................................................................100 mA
VL ピンへの最大電流 ............................................................................................................................................100 mA
V- ピンからの最大電流 .........................................................................................................................................100 mA
V+ ピンへの最大電流 ............................................................................................................................................100 mA
PXA、PXW、PXB ピンへの最大電流 ( 連続 )
RAB = 5 k ............................................................................................................................. ±25 mA
RAB = 10 k ..................................................................................................................... ± 12.5 mA
RAB = 50 k ....................................................................................................................... ± 6.5 mA
RAB = 100 k ..................................................................................................................... ± 6.5 mA
PXA、PXW、PXB ピンへの最大電流 ( パルス )
FPULSE > 10 kHz .......................................................................................( 最大 IContinuous) / ( デューティ サイクル )
FPULSE  10 kHz ................................................................................... ( 最大 IContinuous) / ( デューティ サイクル )
各出力ピンの最大シンク電流 .................................................................................................................................25 mA
各出力ピンの最大ソース電流 .................................................................................................................................25 mA
パッケージ消費電力 (TA = +50 ℃、TJ = +150 ℃ )
TSSOP-14...............................................................................................................................................1000 mW
SOIC-16 ..................................................................................................................................................1250 mW
QFN-20 (5x5) ..........................................................................................................................................2800 mW
QFN-20 (4x4) ..........................................................................................................................................2300 mW
ピンのはんだ付け温度 (10 秒間 )......................................................................................................................... +300 ℃
全ピンの ESD 保護
人体モデル (HBM)  ±4 kV
マシンモデル (MM)  ±400 V
最高接合部温度 (TJ) ............................................................................................................................................. +150 ℃
保管温度..................................................................................................................................................... -65 ～ +150 ℃
通電中の周囲温度 ...................................................................................................................................... -40 ～ +125 ℃
† Notice: 上記の「絶対最大定格」を超える条件は、デバイスに恒久的な損傷を招く可能性があります。これはス
トレス定格です。本書の動作表に示す条件または上記から外れた条件でのデバイスの運用は想定していません。長
期間にわたる最大定格条件での動作や保管は、デバイスの信頼性に影響する可能性があります。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.3
MCP41HVX1
AC/DC 特性
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
デジタル
正電源電圧 (VL)
記号
Min
Typ
Max
単位
VL
2.7
-
5.5
V
DGND 基準 (Note 4)
1.8
-
5.5
V
DGND = V- + 0.9 V (V- 基準 )
(Note 1, Note 4)
-
0
V
V+ 基準
-
36.0
V
V- 基準 (Note 4)
(
)
条件
V+
VL 16
VDGND
V-
-
V+ - VL
V
V- 基準 (Note 4、Note 5)
V-
-36.0 + VL
-
0
V
DGND 基準および VL = 1.8 V
VRN
-
-
36 V
V
V+ と V- の電圧差 (Note 4)
ワイパが確実に
リセットされる
VL 起動電圧
VDPOR
-
-
1.8
V
DGND 基準、V+ > 6.0 V
RAM 保持電圧 (VRAM) < VDBOR
ワイパが確実に
リセットされる
V+ 電圧
VAPOR
-
-
6.0
V
V- 基準、VL = 0 V
RAM 保持電圧 (VRAM) < VBOR
VLS
-
-
2.3
V
V- に対する VL 電圧
DGND = V-
VLPOR
-
-
5.5
V
デジタル電源 (VL/DGND) が最初に投入さ
れる場合 :
V+ と V- はフローティング
または
V+/V- 電源投入時
(V+ DGND である必要があります )
(Note 18)
V+POR
-
-
36
V
アナログ電源 (V+/V-) が最初に投入される
場合 :
VL と DGND はフローティング
または
VL/DGND 電源投入時
(DGND は V- ～ V+ の範囲である必要があり
ます )(Note 18)
アナログ正電源電圧
(V+)
デジタルグランド
電圧 (DGND)
アナログ
負電源電圧 (V-)
抵抗ネットワーク
電源電圧
D/A レベルシフタ
動作電圧
電源投入時の電源
レール電圧 (Note 1)
パワーオン リセット
を保証する VL 立ち
上がり速度
VLRR
(Note 6)
V/ms
DGND 基準
Note 1
設計による仕様です。
Note 4
V+ 電圧は V- 電圧に依存します。V+ と V- の間の最大電圧差は 36 V です。デジタル論理の DGND 電位は V+ と V- の間
の任意の値を選べます。VL の電位は  DGND かつ  V+ である必要があります。
Note 5
V- から V+ の最大電位差 36 V と最小動作電源電圧 VL = 1.8 V から決まる保証値です。従って、36 V - 1.8 V = 34.2 V です。
Note 6
POR/BOR は速度に依存しません。
Note 16
規定のアナログ性能を得るには、V+ が 20 V 以上である必要があります ( 特に明記のない限り )。
Note 18
電源投入シーケンスで期待通りのアナログ POR 動作を得るには、2 つの電源システム ( アナログとデジタル ) が共通の電圧
を基準として、DGND の駆動電圧が V+ の駆動電圧よりも高電位にならないようにする必要があります。
DS20005207A_JP - p.4
 2014 Microchip Technology Inc.
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
Min
Typ
Max
単位
-
10
20
µs
-
45
300
µA
シリアル インターフェイス動作時、
揮発性ワイパ 0( アドレス 0h) に全て「0」を
書き込み
VL = 5.5 V、CS = VIL、FSCK = 5 MHz、
V- = DGND
-
-
7
µA
シリアル インターフェイス非動作時、
VL = 5.5 V、SCK = VIH、CS = VIH、ワイパ = 0、
V- = DGND
IDDA
-
-
5
µA
V+ から V- への電流、PxA = PxB = PxW、
DGND = V- + (V+/2)
RAB
4.0
5
6.0
k
-502 デバイス、V+/V- = 10 ～ 36 V
8.0
10
12.0
k
-103 デバイス、V+/V- = 10 ～ 36 V
40.0
50
60.0
k
-503 デバイス、V+/V- = 10 ～ 36 V
80.0
100
120.0
k
-
-
9.00
mA
記号
リセット状態終了 TBORD
(VL > VBOR) 後の
遅延
IDDD
電源電流
(Note 7)
抵抗
(±20%)(Note 8)
IAB
RAB 電流
-
-
4.50
mA
-
-
0.90
mA
-104 デバイス、V+/V- = 10 ～ 36 V
-502 デバイス 36 V/RAB (Min)
-103 デバイス V- = -18 V、V+ = +18 V
(Note 9)
-503 デバイス
-
0.45
mA
-104 デバイス
N
分解能
ステップ抵抗
( 補遺 B.4 参照 )
RS
条件
256
タップ
8 ビット
ノー ミッシング コード
128
7 ビット
8 ビット
ノー ミッシング コード
Note 1
7 ビット
Note 1
-
RAB / (255)
-
タップ

-
RAB / (127)
-

Note 1
設計による仕様です。
Note 7
電源電流 (IDDD と IDDA) は抵抗ネットワークに流れる電流に依存しません。
Note 8
抵抗 (RAB) は端子 A と端子 B の間の値です。
Note 9
RAB の仕様とオームの法則で保証されます。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.5
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
ワイパ抵抗
( 補遺 B.5 参照 )
記号
Min
Typ
Max
単位
R/W
-
75
170

Iw = 1 mA
V+ = +18 V、V- = -18 V
コード = 00h、
PxA = フローティング、
PxB = V-
-
145
200

Iw = 1 mA
V+ = +5.0 V、V- = -5.0 V
コード = 00h、
PxA = フローティング、
PxB = V- (Note 2)
-
50
-
ppm/ ℃ TA = -40 ～ +85 ℃
-
100
-
ppm/ ℃ TA= -40 ～ +125 ℃
ppm/ ℃ コード = スケール中央 (80h または 40h)
条件
公称抵抗
温度係数
( 補遺 B.23 参照 )
RAB/T
レシオメトリック温度係数
( 補遺 B.22 参照 )
VWB/T
-
15
-
抵抗端子入力電圧レンジ
( 端子 A、B、W)
VA、 VW、 VB
V-
-
V+
V
端子に流れる電流
(A、B、ワイパ ) (Note 1)
IT、IW
-
-
25
mA
-502 デバイス IBW (W ≠ ZS) と IAW (W ≠ FS)
-
-
12.5
mA
-103 デバイス IBW (W ≠ ZS) と IAW (W ≠ FS)
-
-
6.5
mA
-503 デバイス IBW (W ≠ ZS) と IAW (W ≠ FS)
-
-
6.5
mA
-104 デバイス IBW (W ≠ ZS) と IAW (W ≠ FS)
-
-
36
mA
IBW(W = ZS) または IAW(W = FS)
-
5
-
nA
A = W = B = V-
A、W、B へのリーク電流
ITL
Note 1、Note 11
Note 1
設計による仕様です。
Note 2
このパラメータは特性評価で規定されたものであり、検査していません。
Note 11
抵抗端子 A、W、B 相互の極性に制限はありません。
DS20005207A_JP - p.6
 2014 Microchip Technology Inc.
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
記号
フルスケール誤差
( ポテンショメータ )
(8 ビットコード = FFh、
7 ビットコード = 7Fh)
(Note 10、Note 17)
(VA = V+、VB = V- )
( 補遺 B.10 参照 )
VWFSE
ゼロスケール誤差
( ポテンショメータ )
(8 ビットコード = 00h、
7 ビットコード = 00h)
(Note 10、Note 17)
(VA = V+、VB = V- )
( 補遺 B.11 参照 )
VWZSE
Min
Typ
Max
単位
-8.5
-
-
LSb
-13.5
-
-
LSb
-4.5
-
-
LSb
-7.0
-
-
LSb
-4.5
-
-
LSb
-6.0
-
-
LSb
-2.25
-
-
LSb
-3.5
-
-
LSb
-0.9
-
-
LSb
-1.25
-
-
LSb
-0.95
-
-
LSb
-1.1
-
-
LSb
-0.5
-
-
LSb
-0.7
-
-
LSb
-0.75
-
-
LSb
-0.9
-
-
LSb
-
-
+8.5
LSb
-
-
+13.5
LSb
-
-
+4.5
LSb
-
-
+7.0
LSb
-
-
+4.0
LSb
-
-
+6.0
LSb
-
-
+2.0
LSb
-
-
+3.0
LSb
-
-
+0.8
LSb
-
-
+1.2
LSb
-
-
+0.5
LSb
-
-
+0.7
LSb
-
-
+0.5
LSb
-
-
+0.7
LSb
-
-
+0.25
LSb
-
-
+0.4
LSb
条件
5 k
8ビット
7ビット
10 k
8ビット
7ビット
50 k
8ビット
7ビット
100 k
8ビット
7ビット
5 k
8ビット
7ビット
10 k
8ビット
7ビット
50 k
8ビット
7ビット
100 k
8ビット
7ビット
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
VAB = 20 ～ 36 V
VAB = 10 ～ 36 V
Note 10
VA = V+ および VB = V- として、VW で計測した値です。
Note 17
この仕様はアナログスイッチのリークの影響を受けます。高温になると、スイッチのリークは増加します。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.7
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
記号
ポテンショメータ
積分
非直線性 (Note 10、
Note 17)
( 補遺 B.12 参照 )
P-INL
ポテンショメータ
微分
非直線性 (Note 10、
Note 17)
( 補遺 B.13 参照 )
P-DNL
Min
Typ
Max
単位
条件
-1
±0.5
+1
LSb
-0.5
±0.25
+0.5
LSb
5 k
-1
±0.5
+1
LSb
-0.5
±0.25
+0.5
LSb
-1.1
±0.5
+1.1
LSb
-1
±0.5
+1
LSb
VAB = 20 ～ 36 V、(Note 2)
-1
±0.5
+1
LSb
VAB = 10 ～ 36 V、
-40 ℃ TA  +85 ℃(Note 2)
10 k
50 k
8ビット
VAB = 10 ～ 36 V
7ビット
VAB = 10 ～ 36 V
8ビット
VAB = 10 ～ 36 V
7ビット
VAB = 10 ～ 36 V
8ビット
VAB = 10 ～ 36 V
-0.6
±0.25
+0.6
LSb
-1.85
±0.5
+1.85
LSb
-1.2
±0.5
+1.2
LSb
VAB = 20 ～ 36 V、(Note 2)
-1
±0.5
+1
LSb
VAB = 10 ～ 36 V、
-40 ℃ TA  +85 ℃(Note 2)
-1
±0.5
+1
LSb
-0.5
±0.25
+0.5
LSb
-0.25
±0.125
+0.25
LSb
-0.25
±0.125
+0.25
LSb
-0.125
±0.1
+0.125
LSb
-0.25
±0.125
+0.25
LSb
-0.125
±0.1
+0.125
LSb
-0.25
±0.125
+0.25
LSb
-0.125
-0.15
+0.125
LSb
7ビット
100 k
5 k
10 k
50 k
100 k
8ビット
VAB = 10 ～ 36 V
VAB = 10 ～ 36 V
7ビット
VAB = 10 ～ 36 V
8ビット
VAB = 10 ～ 36 V
7ビット
VAB = 10 ～ 36 V
8ビット
VAB = 10 ～ 36 V
7ビット
VAB = 10 ～ 36 V
8ビット
VAB = 10 ～ 36 V
7ビット
VAB = 10 ～ 36 V
8ビット
VAB = 10 ～ 36 V
7ビット
VAB = 10 ～ 36 V
Note 2
このパラメータは特性評価で規定されたものであり、検査していません。
Note 10
VA = V+ および VB = V- として、VW で計測した値です。
Note 17
この仕様はアナログスイッチのリークの影響を受けます。高温になると、スイッチのリークは増加します。
DS20005207A_JP - p.8
 2014 Microchip Technology Inc.
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
-3 dB 帯域幅
( 負荷 = 30 pF)
VW セトリングタイム
(VA = 10 V、VB = 0 V、
誤差範囲 = ±1 LSb、
CL = 50 pF)
( 補遺 B.17 参照 )
記号
Min
Typ
Max
単位
BW
-
480
-
kHz
-
480
-
kHz
-
240
-
kHz
-
240
-
kHz
-
48
-
kHz
-
48
-
kHz
-
24
-
kHz
-
24
-
kHz
-
1
-
µs
5 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
-
1
-
µs
10 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
-
2.5
-
µs
50 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
-
5
-
µs
100 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
tS
 2014 Microchip Technology Inc.
条件
5 k
10 k
50 k
100 k
8 ビット
コード = 7Fh
7 ビット
コード = 3Fh
8 ビット
コード = 7Fh
7 ビット
コード = 3Fh
8 ビット
コード = 7Fh
7 ビット
コード = 3Fh
8 ビット
コード = 7Fh
7 ビット
コード = 3Fh
DS20005207A_JP - p.9
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
記号
Min
Typ
Max
単位
レオスタット積分
非直線性 (Note 12、
Note 13、Note 14、
Note 17)
( 補遺 B.5 参照 )
R-INL
-1.75
-
+1.75
LSb
-2.5
-
+2.5
LSb
-4.0
-
+4.0
LSb
-1.0
-
+1.0
LSb
7 ビット IW = 6.0 mA、(V+ - V-) = 36 V (Note 2)
-1.5
-
+1.5
LSb
IW = 3.3 mA、(V+ - V-) = 20 V (Note 2)
-2.0
-
+2.0
LSb
-1.0
-
+1.0
LSb
-1.75
-
+1.75
LSb
-2.0
-
+2.0
LSb
-0.5
-
+0.5
LSb
7 ビット IW = 3.0 mA、(V+ - V-) = 36 V (Note 2)
-0.8
-
+0.8
LSb
IW = 1.7 mA、(V+ - V-) = 20 V (Note 2)
-1.0
-
+1.0
LSb
-1.0
-
+1.0
LSb
-1.0
-
+1.0
LSb
-1.2
-
+1.2
LSb
-0.5
-
+0.5
LSb
7 ビット IW = 600 µA、(V+ - V-) = 36 V (Note 2)
-0.5
-
+0.5
LSb
IW = 330 µA、(V+ - V-) = 20 V (Note 2)
-0.6
-
+0.6
LSb
-1.0
-
+1.0
LSb
-1.0
-
+1.0
LSb
-1.2
-
+1.2
LSb
IW = 83 µA、(V+ - V-) = 10 V
-0.5
-
+0.5
LSb
7 ビット IW = 300 µA、(V+ - V-) = 36 V (Note 2)
-0.5
-
+0.5
LSb
IW = 170 µA、(V+ - V-) = 20 V (Note 2)
-0.6
-
+0.6
LSb
IW = 83 µA、(V+ - V-) = 10 V
Note 2
条件
5 k
8 ビット IW = 6.0 mA、(V+ - V-) = 36 V (Note 2)
IW = 3.3 mA、(V+ - V-) = 20 V (Note 2)
IW = 1.7 mA、(V+ - V-) = 10 V
IW = 1.7 mA、(V+ - V-) = 10 V
10 k
8 ビット IW = 3.0 mA、(V+ - V-) = 36 V (Note 2)
IW = 1.7 mA、(V+ - V-) = 20 V (Note 2)
IW = 830 µA、(V+ - V-) = 10 V
IW = 830 µA、(V+ - V-) = 10 V
50 k
8 ビット IW = 600 µA、(V+ - V-) = 36 V (Note 2)
IW = 330 µA、(V+ - V-) = 20 V (Note 2)
IW = 170 µA、(V+ - V-) = 10 V
IW = 170 µA、(V+ - V-) = 10 V
100 k
8 ビット IW = 300 µA、(V+ - V-) = 36 V (Note 2)
IW = 170 µA、(V+ - V-) = 20 V (Note 2)
このパラメータは特性評価で規定されたものであり、検査していません。
Note 12
非直線性はワイパ抵抗 (RW) の影響を受け、電圧と温度で大きく変化します。
Note 13
レオスタット コンフィグレーション (RBW) に外部接続した上で計測した値です。
Note 14
ワイパ電流 (IW) の条件は、RAB (Max) と電圧条件、V+ と V- の間の電圧差 ( 電圧値は 36 V、20 V、10 V) で決まります。
Note 17
この仕様はアナログスイッチのリークの影響を受けます。高温になると、スイッチのリークは増加します。
DS20005207A_JP - p.10
 2014 Microchip Technology Inc.
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
記号
Min
Typ
Max
単位
レオスタット微分
非直線性 (Note 12、
Note 13、Note 14、
Note 17)
( 補遺 B.5 参照 )
R-DNL
-0.5
-
+0.5
LSb
-0.5
-
+0.5
LSb
-0.6
-
+0.6
LSb
-0.25
-
+0.25
LSb
7 ビット IW = 6.0 mA、(V+ - V-) = 36 V (Note 2)
-0.25
-
+0.25
LSb
IW = 3.3 mA、(V+ - V-) = 20 V (Note 2)
-0.3
-
+0.3
LSb
-0.5
-
+0.5
LSb
-0.5
-
+0.5
LSb
-0.5
-
+0.5
LSb
-0.25
-
+0.25
LSb
7 ビット IW = 3.0 mA、(V+ - V-) = 36 V (Note 2)
-0.25
-
+0.25
LSb
IW = 1.7 mA、(V+ - V-) = 20 V (Note 2)
-0.25
-
+0.25
LSb
-0.5
-
+0.5
LSb
-0.5
-
+0.5
LSb
-0.5
-
+0.5
LSb
-0.25
-
+0.25
LSb
7 ビット IW = 600 µA、(V+ - V-) = 36 V (Note 2)
-0.25
-
+0.25
LSb
IW = 330 µA、(V+ - V-) = 20 V (Note 2)
-0.25
-
+0.25
LSb
-0.5
-
+0.5
LSb
-0.5
-
+0.5
LSb
-0.5
-
+0.5
LSb
IW = 83 µA、(V+ - V-) = 10 V
-0.25
-
+0.25
LSb
7 ビット IW = 300 µA、(V+ - V-) = 36 V (Note 2)
-0.25
-
+0.25
LSb
IW = 170 µA、(V+ - V-) = 20 V (Note 2)
-0.25
-
+0.25
LSb
IW = 83 µA、(V+ - V-) = 10 V
Note 2
条件
5 k
8 ビット IW = 6.0 mA、(V+ - V-) = 36 V (Note 2)
IW = 3.3 mA、(V+ - V-) = 20 V (Note 2)
IW = 1.7 mA、(V+ - V-) = 10 V
IW = 1.7 mA、(V+ - V-) = 10 V
10 k
8 ビット IW = 3.0 mA、(V+ - V-) = 36 V (Note 2)
IW = 1.7 mA、(V+ - V-) = 20 V (Note 2)
IW = 830 µA、(V+ - V-) = 10 V
IW = 830 µA、(V+ - V-) = 10 V
50 k
8 ビット IW = 600 µA、(V+ - V-) = 36 V (Note 2)
IW = 330 µA、(V+ - V-) = 20 V (Note 2)
IW = 170 µA、(V+ - V-) = 10 V
IW = 170 µA、(V+ - V-) = 10 V
100 k
8 ビット IW = 300 µA、(V+ - V-) = 36 V (Note 2)
IW = 170 µA、(V+ - V-) = 20 V (Note 2)
このパラメータは特性評価で規定されたものであり、検査していません。
Note 12
非直線性はワイパ抵抗 (RW) の影響を受け、電圧と温度で大きく変化します。
Note 13
レオスタット コンフィグレーション (RBW) に外部接続した上で計測した値です。
Note 14
ワイパ電流 (IW) の条件は、RAB (Max) と電圧条件、V+ と V- の間の電圧差 ( 電圧値は 36 V、20 V、10 V) で決まります。
Note 17
この仕様はアナログスイッチのリークの影響を受けます。高温になると、スイッチのリークは増加します。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.11
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
記号
Min
Typ
Max
単位
静電容量 (PA)
CA
-
75
-
pF
V- 基準で計測、f = 1 MHz
ワイパコード = スケール中央
静電容量 (Pw)
CW
-
120
-
pF
V- 基準で計測、f = 1 MHz
ワイパコード = スケール中央
静電容量 (PB)
CB
-
75
-
pF
V- 基準で計測、f = 1 MHz
ワイパコード = スケール中央
コモンモード リーク
ICM
-
5
-
nA
VA = VB = VW
CIN、
COUT
-
10
-
pF
fC = 400 kHz
パラメータ
デジタル インター
フェイス ピン容量
条件
デジタル入出力 (CS、SDI、SDO、SCK、SHDN、WLAT)
0.45 VL
-
VL + 0.3 V
V
2.7 V  VL  5.5 V
0.5 VL
-
VL + 0.3 V
V
1.8 V  VL  2.7 V
VIL
DGND - 0.5 V
-
0.2 VL
V
シュミットトリガ
入力のヒステリシス
VHYS
-
0.1 VL
-
V
Low 出力電圧 (SDO)
VOL
シュミットトリガ
High 入力しきい値
VIH
シュミットトリガ
Low 入力しきい値
High 出力電圧 (SDO)
入力リーク電流
DS20005207A_JP - p.12
VOH
IIL
DGND
-
0.2 VL
V
VL = 5.5 V、IOL = 5 mA、
DGND
-
0.2 VL
V
VL = 1.8 V、IOL = 800 uA
0.8 VL
-
VL
V
VL = 5.5 V、IOH = -2.5 mA
0.8 VL
-
VL
V
VL = 1.8 V、IOH = -800 uA
1
uA
VIN = VL および VIN = DGND
-1
 2014 Microchip Technology Inc.
MCP41HVX1
AC/DC 特性 ( 続き )
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
DC 特性
パラメータ
記号
Min
Typ
Max
N
0h
-
FFh
hex
8 ビット
0h
-
7Fh
hex
7 ビット
7Fh
hex
8 ビット
3Fh
hex
7 ビット
単位
条件
RAM( ワイパ、TCON) 値
ワイパ値のレンジ
POR/BOR 時のワイパ
値
TCON 値のレンジ
POR/BOR 時の TCON
値
NPOR/BOR
N
0h
-
FFh
FF
NTCON
hex
hex
全端子接続
電源要件
電源
感受性
( 補遺 B.20 参照 )
消費電力
PSS
PDISS
-
0.0015
0.0035
%/%
8 ビット VL= 2.7 ～ 5.5 V、
V+ = 18 V、V- = -18 V
コード = 7Fh
-
0.0015
0.0035
%/%
-
260
-
mW
-
130
-
mW
7 ビット VL= 2.7 ～ 5.5 V、
V+ = 18 V、V- = -18 V
コード = 3Fh
5 k
VL = 5.5 V、V+ = 18 V、V- = -18 V
(Note 15)
10 k
-
26
-
mW
50 k
-
13
-
mW
100 k
Note 15 PDISS = I * V、つまり ((IDDD * 5.5 V) + (IDDA * 36 V) + (IAB * 36 V)) です。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.13
MCP41HVX1
AC/DC Notes:
1.
2.
3.
4.
5.
6.
7.
8.
9.
10.
11.
12.
13.
14.
15.
16.
17.
18.
設計による仕様です。
このパラメータは特性評価で規定されたものであり、検査していません。
絶対最大定格を参照してください。
V+ 電圧は V- 電圧に依存します。V+ と V- の間の最大電圧差は 36 V です。デジタル論理の DGND 電位は V+ と
V- の間の任意の値を選べます。VL の電位は  DGND かつ  V+ である必要があります。
従って、
36 V - 1.8 V = 34.2 Vです。
V-からV+の最大電位差36 Vと最小動作電源電圧VL = 1.8 Vから決まる保証値です。
POR/BOR は速度に依存しません。
電源電流 (IDDD と IDDA) は抵抗ネットワークに流れる電流に依存しません。
抵抗 (RAB) は端子 A と端子 B の間の値です。
RAB の仕様とオームの法則で保証されます。
VA = V+ および VB = V- として、VW で計測した値です。
抵抗端子 A、W、B 相互の極性に制限はありません。
非直線性はワイパ抵抗 (RW) の影響を受け、電圧と温度で大きく変化します。
レオスタット コンフィグレーション (RBW) に外部接続した上で計測した値です。
ワイパ電流 (IW) の条件は、RAB (Max) と電圧条件、V+ と V- の間の電圧差 ( 電圧値は 36 V、20 V、10 V) で決まります。
PDISS = I * V、つまり ((IDDD * 5.5 V) + (IDDA * 36 V) + (IAB * 36 V)) です。
規定のアナログ性能を得るには、V+ が 20 V 以上である必要があります ( 特に明記のない限り )。
この仕様はアナログスイッチのリークの影響を受けます。高温になると、スイッチのリークは増加します。
電源投入シーケンスで期待通りのアナログ POR 動作を得るには、2 つの電源システム ( アナログとデジタル )
が共通の電圧を基準として、DGND の駆動電圧が V+ の駆動電圧よりも高電位にならないようにする必要があり
ます。
DS20005207A_JP - p.14
 2014 Microchip Technology Inc.
MCP41HVX1
1.1
SPI モードのタイミング波形と要件
± 1 LSb
W
New Value
Old Value
図 1-1:
セトリングタイムの波形
表 1-1:
ワイパのセトリングタイム
標準動作条件 ( 特に明記のない場合 )
動作温度
-40 ℃  TA  +125 ℃ ( 拡張温度レンジ )
特に明記のない限り、全てのパラメータは仕様動作レンジの全域に適用されます。
V+ = 10 ～ 36 V (V- 基準 )、
V+ = +5 ～ +18 V および V- = -5.0 ～ -18 V (DGND 基準 -> ± 5 ～± 18 V)、
VL = +2.7 ～ 5.5 V、5 k、10 k、50 k、100 k デバイス
仕様の代表値は、VL = 5.5 V、TA = +25 ℃の値です。
タイミング特性
パラメータ
記号
Min
Typ
Max
単位
VW セトリングタイム
(VA = 10 V、VB = 0 V、
誤差範囲 = ±1 LSb、
CL = 50 pF)
tS
-
1
-
µs
5 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
-
1
-
µs
10 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
-
2.5
-
µs
50 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
-
5
-
µs
100 k
コード = 00h -> FFh (7Fh)、
FFh (7Fh) -> 00h
条件
CS
84
“1”
WLAT
85
“0”
“1”
“0”
70b
70a
71
83b
SCK
83a
72
80
MSb
SDO
BIT6 - - - - - -1
LSb
77
SDI
MSb IN
73
図 1-2:
BIT6 - - - -1
LSb IN
74
SPI タイミング波形 ( モード = 11)
 2014 Microchip Technology Inc.
DS20005207A_JP - p.15
MCP41HVX1
表 1-2:
SPI の要件 ( モード = 11)
#
記号
Min
Max
FSCK
-
10
-
1
TcsA2scH
25
-
ns
TwlA2scH
20
-
ns
TscH
35
-
ns
VL= 2.7 ～ 5.5 V
120
-
ns
VL= 1.8 ～ 2.7 V
35
-
ns
VL= 2.7 ～ 5.5 V
120
-
ns
VL= 1.8 ～ 2.7 V
TDIV2scH
10
-
ns
特性
SCK 入力周波数
70a CS アクティブ (VIL) から SCK ↑入力まで
70b 前回のデータが確実にラッチされるための
WLAT アクティブ (VIL) からシリアルコマンドの
8 番目 ( または 16 番目 ) の SCK までの時間
( セットアップ時間 )
71 SCK 入力 High 時間
72
TscL
SCK 入力 Low 時間
73
SDI 入力から SCK エッジまでのセットアップ
時間
74
単位
条件
MHz VL= 2.7 ～ 5.5 V
MHz VL= 1.8 ～ 2.7 V
SDI 入力から SCK エッジまでのホールド時間
TscH2DIL
20
-
ns
77
CS 非アクティブ (VIH) から SDO 出力ハイ イン
ピーダンスまでの時間
TcsH2DOZ
-
50
ns
80
SCK エッジから SDO データ出力有効までの
時間
TscL2DOV
-
55
ns
VL= 2.7 ～ 5.5 V
90
ns
VL= 1.8 ～ 2.7 V
100
-
ns
50
-
ns
20
-
ns
25
-
ns
83a SCK エッジから CS 非アクティブ (VIH) までの
TscH2csI
時間
83b 8 番目 ( または 16 番目 ) の SCK エッジから
TscH2wlatI
WLAT 非アクティブ (VIH) までの時間 ( ホールド
時間 )
84 CS( または WLAT) 非アクティブ (VIH) から
TcsA2csI
CS( または WLAT) アクティブ (VIL) までのホール
ド時間
85 WLAT 入力 Low 時間
TWLATL
Note 1:
Note 1
設計による仕様です。
82
CS
84
“1”
WLAT
“1”
“0”
“0”
70b
83a
83b
70a
SCK
71
MSb
SDO
BIT6 - - - - - -1
LSb
75, 76
73
SDI
80
72
MSb IN
77
BIT6 - - - -1
LSb IN
74
図 1-3:
SPI タイミング波形 ( モード = 00)
DS20005207A_JP - p.16
 2014 Microchip Technology Inc.
MCP41HVX1
表 1-3:
SPI の要件 ( モード = 00)
#
特性
SCK 入力周波数
70a CS アクティブ (VIL) から SCK ↑入力まで
70b 前回のデータが確実にラッチされるための
WLAT アクティブ (VIL) からシリアルコマンドの
8 番目 ( または 16 番目 ) の SCK までの時間
( セットアップ時間 )
71 SCK 入力 High 時間
72
SCK 入力 Low 時間
73
SDI 入力から SCK エッジまでのセットアップ
時間
74
記号
Min
Max
FSCK
-
10
-
1
TcsA2scH
25
-
ns
TwlA2scH
20
-
ns
TscH
35
-
ns
VL= 2.7 ～ 5.5 V
120
-
ns
VL= 1.8 ～ 2.7 V
35
-
ns
VL= 2.7 ～ 5.5 V
120
-
ns
VL= 1.8 ～ 2.7 V
TDIV2scH
10
-
ns
TscL
単位
条件
MHz VL= 2.7 ～ 5.5 V
MHz VL= 1.8 ～ 2.7 V
SDI 入力から SCK エッジまでのホールド時間
TscH2DIL
20
-
ns
77
CS 非アクティブ (VIH) から SDO 出力ハイ イン
ピーダンスまでの時間
TcsH2DOZ
-
50
ns
80
SCK エッジから SDO データ出力有効までの
時間
TscL2DOV
-
55
ns
VL= 2.7 ～ 5.5 V
90
ns
VL= 1.8 ～ 2.7 V
CS アクティブ (VIL) から
SDO データ出力有効までの時間
TssL2doV
-
70
ns
100
-
ns
50
-
ns
20
-
ns
25
-
ns
82
83a SCK エッジから CS 非アクティブ (VIH) までの TscL2csI
時間
83b SCK エッジから WLAT 非アクティブ (VIH) まで TscL2wlatI
の時間
84 CS( または WLAT) 非アクティブ (VIH) から
TcsA2csI
CS( または WLAT) アクティブ (VIL) までの
ホールド時間
TWLATL
85 WLAT 入力 Low 時間
Note 1:
Note 1
設計による仕様です。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.17
MCP41HVX1
温度特性
電気的仕様 : 特に明記のない限り、全てのパラメータには以下の条件を適用します : VDD = +2.7 ～ +5.5 V、
VSS = GND
記号
Min
Typ
Max
単位
仕様温度レンジ
TA
-40
-
+125
℃
動作温度レンジ
TA
-40
-
+125
℃
保管温度レンジ
TA
-65
-
+150
℃
熱抵抗、14L-TSSOP (ST)
JA
-
100
-
℃ /W
熱抵抗、20L-QFN (MQ)
JA
-
36.1
-
℃ /W
パラメータ
条件
温度レンジ
パッケージ熱抵抗
DS20005207A_JP - p.18
 2014 Microchip Technology Inc.
MCP41HVX1
2.0
Note:
代表的性能曲線
デバイスの性能曲線は別資料に記載されています。これは、この PDF ドキュメントが、多くのメール
サーバの添付ファイルのサイズ制限である 10 MB を超えないようにするためです。
MCP41HVX1 の性能曲線の資料の文書番号は DS20005209 です。Microchip 社のウェブサイトから入手
できます。データシートのカテゴリ、資料とソフトウェアの下のMCP41HVX1製品ページをご覧ください。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.19
MCP41HVX1
NOTES:
DS20005207A_JP - p.20
 2014 Microchip Technology Inc.
MCP41HVX1
3.0
ピンの説明
表 3-1 に、ピンの機能を示します。表の後に各デバイ
スピンの補足説明を記載します。
表 3-1:
MCP41HVX1 のピン配置の説明
ピン
TSSOP
QFN
記号
タイプ
バッファ
タイプ
機能
14 ピン
20 ピン
1
1
VL
P
-
2
2
SCK
I
ST
SPI シリアル クロック ピン
3
3
CS
I
ST
チップセレクト
4
4
SDI
I
ST
SPI シリアルデータ入力ピン
5
5
SDO
O
-
6
6
WLAT
I
ST
ワイパ ラッチ イネーブル
0 = 受信した SPI シフト レジスタ バッファ (SPIBUF) の
値をワイパレジスタに転送する
1 = 受信した SPI データ値を SPI シフト レジスタ バッファ
(SPIBUF) に保持する
シャットダウン
デジタル正電源入力
SPI シリアルデータ出力
7
7
SHDN
I
ST
8
11
DGND
P
-
グランド
9
NC
-
-
ピンは内部でダイに接続されていません。ノイズ カップ
リングを低減するには、ピンを DGND または VL に接続
します。
10
8、9、10、
17、18、
19、20
12
V-
P
-
アナログ負電源
11
13
P0B
I/O
A
ポテンショメータ 0 端子 B
12
14
P0W
I/O
A
ポテンショメータ 0
ワイパ端子
13
15
P0A
I/O
A
ポテンショメータ 0 端子 A
14
16
V+
P
-
アナログ正電源
-
21
EP
P
-
露出パッド、V- 信号に接続するか未接続 ( フローティング )
にします (Note 1)
凡例 :
Note 1:
A = アナログ
I = 入力
ST = シュミットトリガ
O = 出力
I/O = 入出力
P = 電源
QFN パッケージには底面に接点があります。この接点はダイ基板に電気的に接続されています。従って、
この接点はどこにも接続しないか、デバイスの V- ピンと同じグランドに接続する必要があります。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.21
MCP41HVX1
3.1
正電源入力 (VL)
VL ピンはデバイスの正電源入力です。入力電源は
DGND を基準とし、1.8 ～ 5.5 V の電圧を使えます。最
高の性能を得るには VL から DGND にデカップリング
コンデンサを接続する事を推奨します。
VL < Vmin (2.7 V) の間は、デバイスの電気的性能がデー
タシートの仕様値を満たさない可能性があります。
3.2
シリアルクロック (SCK)
SCK ピンはシリアル インターフェイスのシリアル ク
ロック ピンです。このピンはホスト コントローラの
SCK ピンに接続されます。MCP41HVX1 は SPI のス
レーブデバイスであるため SCK ピンは入力専用です。
3.3
チップセレクト (CS)
CS ピンはシリアル インターフェイスのチップセレク
ト入力です。CS ピンを VIL に設定するとシリアルコマ
ンドが有効になります。
3.4
シリアルデータ入力 (SDI)
SDI ピンはシリアル インターフェイスのシリアルデー
タ入力ピンです。このピンはホスト コントローラの
SDO ピンに接続されます。
3.5
シリアルデータ出力 (SDO)
SDO ピンはシリアル インターフェイスのシリアル
データ出力ピンです。このピンはホスト コントローラ
の SDI ピンに接続されます。
このピンを使いホスト コントローラはデジタル ポテ
ンショメータのレジスタ ( ワイパと TCON) を読み出
したり、コマンド エラー ビットの状態をモニタした
りする事ができます。
3.6
ワイパラッチ (WLAT)
3.11
ポテンショメータ端子 B
端子 B ピンは、内部ポテンショメータの端子 B に接続
されています。
ポテンショメータの端子 B は、デジタル ポテンショ
メータのゼロ スケール ワイパ値に固定的に接続され
ます。これは 7 ビットおよび 8 ビットデバイスの両方
でワイパ値 0x00 に対応します。
端子 B ピンは端子 W または端子 A ピンに対して極性
を持ちません。端子 B ピンは正負両方の電流をサポー
トできます。端子 B の電圧は V+ ～ V- のレンジ内であ
る事が必要です。
3.12
ポテンショメータ ワイパ (W) 端子
端子 W ピンは内部ポテンショメータの端子 W( ワイパ )
に接続されています。ワイパ端子は、デジタル ポテン
ショメータの調整可能端子です。端子 W ピンは端子 A
または端子 B ピンに対して極性を持ちません。端子 W
ピンは正負両方の電流をサポートできます。端子 W の
電圧は V+ ～ V- のレンジ内である事が必要です。
V+ 電源が VL 電圧よりも先に立ち上がった場合、V+ 電
圧がアナログ POR 電圧に達した時点でワイパは強制
的にスケール中央に設定されます。
VL 電圧がデジタル POR 電圧を超えてから V+ 電源が
立ち上がった場合、V+ 電圧がアナログ POR 電圧に達
した時点でワイパは強制的にワイパレジスタ内の値に
設定されます。
3.13
ポテンショメータ端子 A ピン
端子 A ピンは、内部ポテンショメータの端子 A に接続
されています。
ポテンショメータの端子 A は、デジタル ポテンショ
メータのフルスケール ワイパ値に固定的に接続され
ます。これは 8 ビットデバイスのワイパ値 0xFF、7
ビットデバイスのワイパ値 0x7F に対応します。
WLAT ピンは、受信したワイパ値 ( シフトレジスタ内に
格納されている ) をワイパレジスタに転送せずに保持
するために使います。これによって、転送を外部イベ
ント ( ゼロクロス等 ) に同期させる事ができます。
端子 A ピンは端子 W または端子 B ピンに対して極性
を持ちません。端子 A ピンは正負両方の電流をサポー
トできます。端子 A の電圧は V+ ～ V- のレンジ内であ
る事が必要です。
3.7
3.14
シャットダウン (SHDN)
SHDN ピンは、抵抗ネットワークの端子を強制的に
ハードウェア シャットダウン状態に移行させる時に
使います。
3.8
デジタルグランド (DGND)
DGND ピンはデバイスのデジタルグランド基準です。
3.9
未接続 (NC)
このピンは内部でダイに接続されていません。ノイズ
カップリングを低減するには、これらのピンを VL ま
たは DGND に接続します。
3.10
アナログ正電圧 (V+)
アナログ回路の正電源電圧です。V- ピンよりも高い電
位にする必要があります。
3.15
露出パッド (EP)
QFN パッケージ裏面にのみ設けられたパッドです。こ
のパッドはデバイスの基板に電気的に接続されていま
す。EP ピンは V- 信号に接続するか、フローティング
のままにする必要があります。このパッドを PCB の
ヒートシンクに接続する事により、デバイスの放熱を
促進できます。
アナログ負電圧 (V-)
アナログ回路の負電源電圧です。DGND ピンよりも高
い電位にしないでください。
DS20005207A_JP - p.22
 2014 Microchip Technology Inc.
MCP41HVX1
4.0
4.1
機能の概要
このデータシートは、MCP41HVX1 と呼ばれる 2 種類
の揮発性デジタル ポテンショメータからなるファミ
リを対象とします。
動作電圧レンジ
MCP41HVX1 には、次の 4 つの電圧信号があります。
デバイスブロック図に示すように、次の 6 つの主要機
能ブロックが存在します。
•
•
•
•
•
•
•
•
•
•
図 4-1 に、アナログ電源レールが先に立ち上がる場合
と、デジタル電源レールが先に立ち上がる場合の、2
通りの可能な電源投入シーケンスを示します。デバイ
スは、どちらの電源レールが先に立ち上がっても問題
のないように設計されています。デバイスは、デジタ
ル電源回路とアナログ電源回路の両方に POR 回路を
備えています。
動作電圧レンジ
POR/BOR 動作
メモリマップ
制御モジュール
抵抗ネットワーク
シリアル インターフェイス (SPI)
ここでは、POR/BOR 動作とメモリマップについて説
明します。抵抗ネットワークと SPI の動作については、
それぞれ別のセクションで説明します。デバイスのコ
マンドについては、セクション 7.0 で説明します。
V+
VL
DGND
V-
- アナログ電源
- デジタル電源
- デジタルグランド
- アナロググランド
V+ 電源が VL 電圧よりも先に立ち上がった場合、V+ 電
圧がアナログ POR 電圧に達した時点でワイパは強制
的にスケール中央に設定されます。
VL 電圧がデジタル POR 電圧を超えてから V+ 電源が
立ち上がった場合、V+ 電圧がアナログ POR 電圧に達
した時点でワイパは強制的にワイパレジスタ内の値に
設定されます。
図 4-2 に、アナログ電源信号 (V+/V-) に対する、デジタ
ル電源信号 (VL/DGND) の 3 通りのケースを示します。
デバイスはデジタル電源システムとアナログ電源シス
テム間のレベルシフタを実装しています。このため、
デジタル インターフェイス電圧は、V+/V- 電圧ウィン
ドウ内の任意の値を取る事ができます。
Analog Voltage Powers Up First
Referenced to V-
Referenced to DGND
図 4-1:
V+
Digital Voltage Powers Up First
Referenced to V-
V+
VL
VL
DGND
V-
DGND
V-
V+
Referenced to DGND
V+
VL
VL
DGND
DGND
V-
V-
電源投入シーケンス
 2014 Microchip Technology Inc.
DS20005207A_JP - p.23
MCP41HVX1
V+
Case 1
HighVoltage
Range
HighVoltage
Range
V+
Case 2
Anywhere
between
V+ and V(VL  DGND)
VL
DGND
V+ and VL
Case 3
DGND
HighVoltage
Range
VL
V- and DGND
図 4-2:
V-
V-
電圧レンジ
DS20005207A_JP - p.24
 2014 Microchip Technology Inc.
MCP41HVX1
4.2
POR/BOR 動作
4.2.1.1
デジタル回路
抵抗ネット ワークのデバイ スはアナログ電源信号
(V+/V-) によって給電されますが、デジタル論理 ( ワイ
パレジスタを含む ) はデジタル電源信号 (VL/DGND) に
よって給電されます。このため、デジタル回路とアナ
ログ回路は、それぞれ独立した POR/BOR 回路を備え
ています。
デジタル パワーオン リセット (DPOR) は、デバイス
の VL 信号に給電し (DGND 基準 )、その電圧がトリッ
プポイントを上回った場合に発生します。ブラウンア
ウト リセット (BOR) は、デバイスに電源が供給され
ている時に、その電圧がトリップポイントを下回った
場合に発生します。
V+ 電圧 (V- 基準 ) がアナログ POR/BOR トリップポイ
ントを上回ると、ワイパ位置が強制的に既定値状態に
設定されます。VL 電圧 (DGND 基準 ) がデジタル POR/
BOR トリップポイントを上回ると、ワイパレジスタが
既定値状態に設定されます。
デバイス RAM 保持電圧 (VRAM) は、POR/BOR 電圧ト
リップポイント (VPOR/VBOR) よりも低い電圧です。最
大 VPOR/VBOR 電圧は 1.8 V 未満です。
4.2.1
パワーオン リセット
各電源システムには、独立した専用のパワーオン リ
セット回路があります。これは、アナログおよびデジ
タル電源レールの投入シーケンスに関係なく、どちら
かの電源の最低条件が満たされた段階で、ワイパ出力
が強制的に既定値に設定されるようにするためです。
• 揮発性ワイパレジスタに POR/BOR 値が読み込ま
れる
• TCON レジスタに既定値が読み込まれる
• デバイスのデジタル動作が可能になる
表 4-2 に、POR/BOR ワイパレジスタ設定選択の既定
値を示します。
VPOR/VBOR < VDD < 2.7 V の場合、電気的性能がデー
タシートの仕様値を満たせない可能性があります。こ
の領域でも、適切なシリアルコマンドを実行すれば、
揮発性メモリのインクリメント、デクリメント、読み
書きは可能です。
表 4-2:
POR/BOR ワイパレジスタ設定の
既定値 ( デジタル )
パッケージ
コード
デジタル信号からアナログ信号への電圧レベルシフタ
には、VL と V- 信号の間に最小限の電圧が必要です。
この電圧の要件は、動作電源電圧仕様よりも低い値
です。VL 電圧がレベルシフタの動作電圧に満たない場
合、アナログ値がデジタル値を反映しない可能性があ
るため、ワイパ出力が変動する恐れがあります。出力
の問題は、アナログ電源電圧を投入する前に、デジタ
ル電源電圧を動作電圧にまで立ち上げる事で軽減でき
ます。
デバイスに電源を投入すると VL が上昇し、VPOR/VBOR
電圧を横切ります。VL 電圧が VPOR/VBOR 電圧を横切
ると次の動作が実行されます。
表 4-1 に、V+ および VL 電圧に対する、アナログ POR
およびデジタル POR の関係がワイパピンの状態に与
える影響を示します。
RAB の
代表値
表 4-1:
5.0 k
-502
10.0 k
50.0 k
POR 条件に基づくワイパピンの
状態
V+ 電圧
VL 電圧
VL < VDPOR
VL  VDPOR
Note 1:
V+ <
VAPOR
V+ 
VAPOR
未知
スケール
中央
未知
デバイスの
分解能
ワイパ
コード
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
-103
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
-503
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
100.0 k -104
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
コメント
ワイパ ワイパレジスタを
レジスタ 更新できます。
の値 (1)
POR 時のワ
イパレジスタ
設定の既定値
Note 1:
レジスタ設定はアナログ電源電圧に依存
しません。
ワイパレジスタ値の POR 状態の既定値
はスケール中央の値です。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.25
MCP41HVX1
表 4-3:
アナログ回路
アナログ パワーオン リセット (APOR) は、デバイス
の V+ ピンに給電し (V- 基準 )、その電圧がトリップポ
イントを上回った場合に発生します。
POR/BOR 時のワイパ設定の既定値
( アナログ )
パッケージ
コード
4.2.1.2
RAB の
代表値
VL ピンがデジタル POR のトリップポイント電圧を超
えると、ワイパレジスタがワイパ設定を制御します。
表 4-3 に、VL ピンに給電していない場合 (< デジタル
POR トリップポイントの場合 ) の、POR/BOR ワイパ
設定の既定値を示します。
POR 時の
ワイパ設定の
既定値
デバイスの
分解能
5.0 k
-502
スケール
中央
8 ビット
10.0 k
-103
スケール
中央
8 ビット
50.0 k
-503
スケール
中央
8 ビット
100.0 k
-104
スケール
中央
8 ビット
Note 1:
7 ビット
7 ビット
7 ビット
7 ビット
VL 電圧がデジタル POR 電圧よりも高い
場合、ワイパ設定はワイパレジスタの値
で決まります。
Referenced to DGND
V+
VL
VPOR / VBOR
DGND
V-
Digital logic has been
reset (POR). This
includes the wiper register.
Brown-out
condition,
Wiper value Analog Power
unknown
is recovering (still low) and VL
rail/pin no longer sources current
Analog Power
to V+
is Low
Digital logic has been
reset (POR). This
includes the wiper register.
Brown-out condition
Wiper value unknown
Digital logic has been
reset (POR). This
includes the wiper register.
Note: VL が V+( フローティング ) よりも高い電圧になると、VL ピンの ESD クランプ ダイオードを介して V+ レベルが
プルアップされます。
図 4-3:
DGND、VL、V+、V- 信号の波形例
DS20005207A_JP - p.26
 2014 Microchip Technology Inc.
MCP41HVX1
4.2.2
ブラウンアウト リセット
各電源システムには、独立した専用のブラウンアウト
リセット回路があります。これは、アナログおよびデ
ジタル電源レールの電源遮断シーケンスに関係なく、
どちらかの電源の低電圧条件が満たされた段階で、ワ
イパ出力が強制的に既定値に設定されるようにするた
めです。
表 4-4 に、V+ および VL 電圧に対する、アナログ BOR
およびデジタル BOR の関係がワイパピンの状態に与
える影響を示します。
表 4-4:
BOR 条件に基づくワイパピンの
状態
V+ 電圧
VL 電圧
V+ <
VABOR
V+ 
VABOR
VL < VDBOR
未知
スケール
中央
VL  VDBOR
Note 1:
4.2.2.1
未知
ワイパ
レジスタ
の値 (1)
VL が VL < VDBOR から VL > VDBOR に遷移した時 (POR
イベント ) には毎回、ワイパレジスタにワイパの POR/
BOR 値がラッチされ、揮発性 TCON レジスタは強制
的に POR/BOR 状態に設定されます。
1.8 V  VL では、デバイスのデジタル動作が可能です。
表 4-5 に、VL の全レンジでのデジタル ポテンショメー
タの機能レベルを示します。図 4-4 には、電源投入お
よびブラウンアウト機能を示します。
4.2.2.2
アナログ回路
アナログ ブラウンアウト リセット (ABOR) は、デバ
イスの V+ ピンに給電し (V- 基準 )、その電圧がトリッ
プポイントを下回った場合に発生します。この場合、
抵抗ネットワークの端子ピンが未知の状態になる可能
性があります。
コメント
ワイパレジスタを
更新できます。
ワイパレジスタ値の BOR 状態の既定値はス
ケール中央の値です。
デジタル回路
デバイスのデジタル電源を遮断すると、デバイスの VL
ピン電圧がデジタル VDPOR/VDBOR 電圧を横切ります。
VL 電圧が VDPOR/VDBOR 電圧より低下すると次の動作
が実行されます。
• シリアル インターフェイスが無効化される
VL 電圧が VRAM 電圧より低下すると、次の状態が発生
します。
• 揮発性ワイパレジスタの値が破壊される可能性が
ある
• TCON レジスタの値が破壊される可能性がある
セクション 4.2.1、
「パワーオン リセット」では、電圧
が VDPOR/VDBOR 電圧より高い電圧に回復した場合の
デバイスの挙動について説明しています。
ブラウンアウト条件の発生でシリアルコマンドが完了
しなかった場合、メモリ位置の内容が破壊される可能
性があります。
ブラウンアウト回路は、最低動作しきい値 VDBOR を決
定します (VDBOR < 1.8 V) デジタル BOR 電圧 (VDBOR)
は RAM 保持電圧 (VRAM) よりも高く設定されています。
これによって、デバイス電圧がデジタル BOR しきい
値を横切った時点で、揮発性ワイパレジスタに読み込
まれる値が RAM 保持の問題で破壊されないようにし
ています。
VL < VDBOR の場合、通信は全て無視され、ポテンショ
メータの端子は強制的にアナログ BOR 状態に設定さ
れます。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.27
MCP41HVX1
表 4-5:
VL の各領域でのデバイスの機能
VL レベル
V+/V- レベル
VL < VDBOR < 1.8 V
VDBOR  VL < 1.8 V
1.8 V  VL  5.5 V
Note 1:
2:
有効レンジ
無効レンジ
有効レンジ
無効レンジ
有効レンジ
無効レンジ
シリアル
インター
フェイス
無視
無視
「未知」
「未知」
受け付け
受け付け
ポテンショ
メータの端子 (2)
「未知」
「未知」
接続
接続
ワイパ
レジスタ設定
未知
未知
揮発性ワイパ
レジスタを
初期化
出力 (2)
無効
無効
有効
無効
コメント
VL が VDPOR トリップ
ポイントよりも高い電圧
に遷移すると揮発性レジ
スタは強制的に POR/BOR
状態に設定されます。
ワイパ設定は 有効
揮発性ワイパ 無効
レジスタの値
で決まります
最低動作電圧よりも低いシステム電圧については、システムをリセット状態に保持するために電圧スーパ
バイザを使う事を推奨します。これによって、デバイスの動作レンジ外で MCP41HVX1 のコマンドが実行
されないようにします。
V+ > VAPOR と想定しています。
Normal Operation Range
VL
接続
接続
Outside Specified
AC/DC Range
Normal Operation Range
1.8V
VPOR/BOR
VRAM
DGND
Device’s Serial
Interface is
“Not Specified
図 4-4:
Device’s Serial
VBOR Delay
Interface is
“Not Operational” Wiper Forced to Default POR/BOR setting
電源投入とブラウンアウト - V+/V- が通常動作電圧の場合
DS20005207A_JP - p.28
 2014 Microchip Technology Inc.
MCP41HVX1
4.3
4.3.1.2
制御モジュール
制御モジュールは、次の機能を制御します。
• シャットダウン
• ワイパラッチ
4.3.1
シャットダウン
MCP41HVX1 は、端子ピン (P0A、P0W、P0B) を抵抗
ネットワークから切り離すために、次の 2 つの方法を
使います。
• ハードウェア シャットダウン ピン (SHDN)
• 端子制御レジスタ (TCON)
4.3.1.1
ハードウェア シャットダウン ピン
の動作
端子制御 (TCON) レジスタにより、デバイスの端子ピ
ンを個別にアプリケーション回路から切り離す事がで
きます。これらの端子制御設定は、ワイパ設定値を変
更しません。また、シリアル インターフェイスにも影
響を与えず、ユーザは引き続きメモリ / ワイパを完全
に制御できます。
抵抗ネットワークには 4 つの TCON ビットが関連付け
られています。各端子 (A、W、B) に対応する 1 ビット
と、SHDN ピンと同じコンフィグレーションをソフト
ウェアで設定する 1 ビットです。これらのビット名は
R0A、R0W、R0B、R0HW です。レジスタ 4-1 に、
R0HW、R0A、R0B、R0W ビットの動作を示します。
Note:
SHDN ピンは、Microchip 社の標準的な電圧デバイス
ファミリと同じ機能を持ちます。SHDN ピンが Low に
なると、P0A 端子は切断され ( 開放され )、同時に P0W
端子が P0B 端子に接続されます ( 図 4-5 参照 )。
Note:
SHDN ピンがアクティブ (VIL) の場合、
TCON レジスタビットの状態はオーバー
ライド ( 無視 ) されます。SHDN ピンの状
態が非アクティブ (VIH) に戻ると、TCON
レジスタビットが端子の接続状態の制御
を再開します。これは TCON レジスタの
値が破壊されていない事を意味します。
ハードウェア シャットダウン ピン モードは揮発性ワ
イパレジスタの内容を破壊しません。従って、シャッ
トダウン状態が終了すると、デバイスは揮発性ワイ
パレジスタの値が指定するワイパ設定に戻ります。
詳細は、セクション 5.7 を参照してください。
SHDN ピンがアクティブの場合でもシリ
アル インターフェイスは無効化されず、
その動作は実行されます。
Resistor Network
Note:
図 4-5:
端子制御レジスタ
R0HW ビットで抵抗ネットワークを強制
的にハードウェア SHDN 状態に設定した
場合、TCON レジスタの R0A、R0W、R0B
ビットの状態はオーバーライド ( 無視 ) さ
れます。R0HW ビットによる抵抗ネット
ワークの強制的なハードウェア SHDN 状
態が解除されると、TCON レジスタの
R0A、R0W、R0B ビットが端子の接続状
態の制御を再開します。これは、R0HW
ビットが R0A、R0W、R0B ビットの状態
を破壊しない事を意味します。
図 4-6 に、SHDN ピン信号と R0HW ビット信号の関係
が、各抵抗ネットワークのハードウェア シャットダウ
ンをどのように ( 個別 ) 制御するかを示します。
SHDN (from pin)
R0HW
(from TCON register)
図 4-6:
To Pot 0 Hardware
Shutdown Control
R0HW ビットと SHDN ピンの
相互作用
A
W
B
ハードウェア シャットダウン時の抵抗
ネットワーク コンフィグレーション
 2014 Microchip Technology Inc.
DS20005207A_JP - p.29
MCP41HVX1
4.3.2
ワイパラッチ
ワイパラッチピンは、ワイパレジスタの新しいワイパ値
をワイパに転送する時期を制御するために使います。
これは、ワイパ更新を同期させる必要があるアプリ
ケーションに役立つ機能です。例えば、ゼロクロス等
の外部イベントへの同期や、複数のデジタル ポテン
ショメータの更新を同期させる場合等です。
ワイパレジスタからワイ
WLAT ピンが High になると、
パへの転送が禁止されます。WLAT ピンが Low にな
ると、ワイパレジスタからワイパへの転送が許可され
ます。図 4-7 に、WLAT ピンとワイパの読み込み動作
の関係を示します。
外部イベントのゼロクロス時間が長い場合，WLAT_N
が Low の期間も長くなります。この期間全てに渡って
ワイパが更新される可能性があります。WLAT 信号が
High になると、ワイパレジスタからの転送が無効にな
ります。ワイパレジスタの更新は継続できます。シリ
アルコマンドの有効 / 無効は CS ピンのみで切り換え
られます。
アプリケーションがワイパレジスタ更新の同期を必要
としない場合、WLAT ピンは Low に接続してください。
Note 1: この機能が禁止するのは、ワイパレジス
タからワイパへのデータ転送だけです。
2: WLAT ピンがアクティブになった場合、
アクティブな SPI コマンドでワイパ レジ
スタ バッファへの読み込みが発生して
も、ワイパに転送されるデータが破壊さ
れる事はありません。
4.3.3
デバイスの電流モード
揮発性デバイスには次の 2 つの電流モードがあります。
• シリアル インターフェイス停止時 ( 静的動作 )
• シリアル インターフェイス動作時
SPI インターフェイスは、CS ピンが VIH 電圧、SCK
ピンが静的 (High または Low) な場合に静的動作します。
VIH
CS
VIL
VIH
WLAT
VIL
16 SCK
SCK
VIL
16 SCK
16 SCK
16 SCK
Wiper
Register
Loaded
Wiper
Register
Transferred
to Wiper
When WLAT goes low during an SPI active transfer, When WLAT goes high during an SPI active transfer,
the previously loaded Wiper Register value is
the Wiper Register value will be updated with
transferred to the wiper. (1)
the new value from this serial command when the
command completes. The wiper will retain the
value that was last transferred from the Wiper
Register before the WLAT pin went high.
Note 1: ワイパレジスタは、書き込みコマンドの場合は 16 SCK サイクル、インクリメントまたはデクリメント
コマンドの場合は 8 SCK サイクルごとに更新できます。
2: インクリメントまたはデクリメント コマンドの 8 番目のクロックサイクル、書き込みコマンドの 16 番目の
クロックサイクルの立ち下がりエッジでは、WLAT ピンを High に遷移させないでください。
図 4-7:
シリアル通信 (SPI モード 1,1) 中の WLAT とワイパの関係
DS20005207A_JP - p.30
 2014 Microchip Technology Inc.
MCP41HVX1
4.4
メモリマップ
このデバイスのメモリは、8 ビット幅の 16 のメモリ位
置をサポートします (16x8 ビット )。メモリ空間には、
揮発性のメモリ位置だけが含まれます ( 表 4-7 参照 )。
表 4-6:
POR 時のワイパの標準設定
抵抗
コード
RAB の
代表値
-502
5.0 k
• 揮発性ワイパ 0
• 端子制御 (TCON0) レジスタ 0
-103
揮発性メモリは、RAM 保持電圧 (VRAM) で機能しはじ
めます。表 4-6 に、POR/BOR 時のワイパコードを示
します。
4.4.1
揮発性メモリ (RAM)
次の 2 つのメモリ位置があります。
POR 時の
ワイパ設定の
既定値
ワイパコード
8 ビット
7 ビット
スケール
中央
7Fh
3Fh
10.0 k
スケール
中央
7Fh
3Fh
-503
50.0 k
スケール
中央
7Fh
3Fh
-104
100.0 k
スケール
中央
7Fh
3Fh
表 4-7 に、このメモリのマップと、これらの各メモリ
位置で動作する ( および動作しない ) シリアルコマン
ドを示します。
4.4.1.1
そのデバイスの「無効」アドレスにアクセスしたり、
そのアドレスに対する無効コマンドを実行したりする
と、シリアル インターフェイスにエラー条件 (CMDERR)
が発生します。
予約済みアドレスへの書き込みは全て無視され、エ
ラー条件を発生させます。エラー条件を解除するには、
CSピンをVIHレベルにしてからアクティブ状態(VIL)に
表 4-7:
メモリマップとサポートされるコマンド
アドレス
00h
01h - 03h
無効 ( 予約済み ) アドレスへの書き
込み
機能
揮発性ワイパ 0
使用可能コマンド
使用不可コマンド (1)
メモリタイプ
読み出し、書き込み
インクリメント、
デクリメント
なし
-
RAM
読み出し、書き込み
インクリメント、デクリメント
04h
RAM
揮発性TCONレジスタ
読み出し、書き込み
インクリメント、デクリメント
05h - 0Fh 予約済み
なし
読み出し、書き込み
インクリメント、デクリメント
Note 1: この列のコマンドを左記のアドレスに対して実行するとエラー条件が発生します。エラー条件を解除す
るには、CS ピンを VIH レベルにしてからアクティブ状態 (VIL) に戻す必要があります。
予約済み
 2014 Microchip Technology Inc.
DS20005207A_JP - p.31
MCP41HVX1
4.4.1.2
端子制御 (TCON) レジスタ
このレジスタに書き込まれた値は、シリアルコマンド
完了時に抵抗ネットワークの端子に反映されます。
端子制御 (TCON) レジスタには、ワイパ 0 に対する 4
つの制御ビットがあります。レジスタ 4-1 に、TCON
レジスタの各ビットの説明を示します。
POR/BOR が発生すると、接続された全ての端子につ
いて、これらのレジスタに FFh が読み込まれます。ホ
スト コントローラは、POR/BOR イベントを検出して、
揮発性 TCON レジスタの値を更新する必要がありま
す。
抵抗ネットワークごとに端子接続の状態を個別に制御
できます。すなわち、各端子 (A、B、W) は抵抗ネット
ワークごとに独立して接続 / 切断できます。これによっ
てシステムはデジタル ポテンショメータに流れる電
流を最小限に抑える事ができます。
TCON0 ビット (1) ( 続き )
レジスタ 4-1:
R-1
R-1
R-1
R-1
R/W-1
R/W-1
R/W-1
R/W-1
D7
D6
D5
D4
R0HW
R0A
R0W
R0B
bit 7
bit 0
凡例 :
R = 読み出し可能ビット
-n = POR 時の値
W = 書き込み可能ビット
「1」= ビットはセット
U = 未実装ビット、「0」として読み出し
「0」= ビットはクリア
x = ビットは未知
bit 7:4
D7-D4: 予約済み、強制的に「1」にセットする
bit 3
R0HW: 抵抗 0 ハードウェア コンフィグレーション制御ビット
このビットは、抵抗 0 を強制的にハードウェアピンの「シャットダウン」コンフィグレーションに設
定します。
1 = 抵抗 0 をハードウェアピン「シャットダウン」コンフィグレーションに設定しない
0 = 抵抗 0 をハードウェアピン「シャットダウン」コンフィグレーションに設定する
bit 2
R0A: 抵抗 0 端子 A (P0A ピン ) 接続制御ビット
このビットは、抵抗 0 端子 A と抵抗 0 ネットワークを接続 / 切断します。
1 = P0A ピンを抵抗 0 ネットワークに接続する
0 = P0A ピンを抵抗 0 ネットワークから切断する
bit 1
R0W: 抵抗 0 ワイパ (P0W ピン ) 接続制御ビット
このビットは、抵抗 0 ワイパと抵抗 0 ネットワークを接続 / 切断します。
1 = P0W ピンを抵抗 0 ネットワークに接続する
0 = P0W ピンを抵抗 0 ネットワークから切断する
bit 0
R0B: 抵抗 0 端子 B (P0B ピン ) 接続制御ビット
このビットは、抵抗 0 端子 B と抵抗 0 ネットワークを接続 / 切断します。
1 = P0B ピンを抵抗 0 ネットワークに接続する
0 = P0B ピンを抵抗 0 ネットワークから切断する
Note 1:
2:
これらのビットはワイパレジスタの値には影響を与えません。
ハードウェア SHDN ピン ( アクティブな場合 ) は、これらのビットの状態をオーバーライドします。
SHDN ピンが非アクティブ状態に戻ると、TCON レジスタが端子の状態を制御するようになります。
SHDN ピンは TCON ビットの状態を変化させません。
DS20005207A_JP - p.32
 2014 Microchip Technology Inc.
MCP41HVX1
5.0
5.1
抵抗ネットワーク
抵抗ネットワークは 7 ビットまたは 8 ビットの分解能
を持ちます。各抵抗ネットワークでゼロスケールから
フルスケールの接続が可能です。図 5-1 に、デバイス
の抵抗ネットワークのブロック図を示します。抵抗
ネットワークには最大 3 つの外部接続があります。こ
れらを端子 A、端子 B、ワイパ ( または端子 W) と呼び
ます。
抵抗ネットワークは次の複数の部分から構成されます。
• 抵抗ラダーモジュール
• ワイパ
• シャットダウン制御 ( 端子接続 )
端子 A、B、ワイパ W には極性がありません。これら
の端子は、正負両方の電流をサポートできます。
A
RFS
RW
RS
RW
RS
RAB
RW
RS
8-Bit
N=
255
(1) (FFh)
7-Bit
N=
127
(7Fh)
254
(FEh)
126
(7Eh)
253
125
(7Dh)
(1)
(1) (FDh)
RS
RZS
RW
1
(01h)
1
(01h)
RW
(1)
0
(00h)
0
(00h)
Analog Mux
図 5-1:
ワイパ抵抗はワイパコード、デバイスの
V+ 電圧、端子電圧 (A、B、W)、温度等、
各種要因の影響を受けます。
条件が同一であっても、各タップ選択抵
抗には微小なばらつきがあります。この
RW のばらつきは INL 等の仕様値に影響
し、そ の 影 響 は 高 抵 抗 デ バ イ ス
(100.0 k)よりも低抵抗デバイス(5.0 k)
で大きくなります。
抵抗のブロック図
 2014 Microchip Technology Inc.
ここで、
「n」はデバイスの分解能で決まる値です。RFS
とRZS抵抗については、セクション5.1.3で説明します。
RS の各抵抗間には接続点 ( タップ ) があります。各
タップ点は、アナログスイッチの接続点となります。
アナログスイッチのもう一方の端は、端子 W( ワイパ )
ピンに接続されるコモン信号に接続されます ( セク
ション 5.2 参照 )。
図 5-1 に、抵抗ネットワークのブロック図を示します。
RAB( および RS) 抵抗は、電圧と温度でわずかに変動し
ます。
8 ビットデバイスでは、端子 A と B の間に 255 個の抵
抗ストリングが存在します。ワイパはこれら 255 個の
抵抗のタップのどれにでも接続できるため、256 通り
( 端子 A と端子 B も含む ) の設定が可能です。ワイパ
設定 00h は端子 W( ワイパ ) を端子 B( ゼロスケール )
に接続します。ワイパ設定 7Fh はスケール中央の設定
です。ワイパ設定 FFh は端子 W( ワイパ ) を端子 A( フ
ルスケール ) に接続します。表 5-2 に、ワイパ設定の
全一覧を示します。
B
Note 1:
RAB 抵抗ラダーは、値の等しい一連のステップ抵抗
(RS)、フルスケール抵抗 (RFS)、ゼロスケール抵抗 (RZS)
から構成されます。
RAB = RZS + n * RS + RFS
抵抗ラダーの両端は、アナログスイッチを介してデバイ
スの端子 A と端子 B ピンに接続されます。理想的な場
合、
これらのスイッチの抵抗は0、
つまりRFS = RZS = 0
です。この条件は簡易モデルとも呼ばれます。
W
(1)
抵抗ラダーモジュール
7 ビットデバイスでは、端子 A と B の間に 127 個の抵
抗ストリングが存在します。ワイパはこれら 127 個の
抵抗のタップのどれにでも接続できるため、128 通り
( 端子 A と端子 B も含む ) の設定が可能です。 ワイパ
設定 00h は端子 W( ワイパ ) を端子 B( ゼロスケール )
に接続します。ワイパ設定 3Fh はスケール中央の設定
です。ワイパ設定 7Fh は端子 W( ワイパ ) を端子 A( フ
ルスケール ) に接続します。表 5-2 に、ワイパ設定の
全一覧を示します。
5.1.1
RAB の電流 (IRAB)
RAB 抵抗を通して流れる電流 (A ピンから B ピンに流
れる電流 ) は、VA と VB ピンの電圧および RAB 抵抗で
決まります。
式 5-1:
RAB
RAB = RZS + ( n * RS ) + RFS =
| (VA - VB) |
(IRAB)
VA は VA ピンの電圧を示す
VB は VB ピンの電圧を示す
IRAB は VREF ピンへの電流を示す
DS20005207A_JP - p.33
MCP41HVX1
5.1.2
ステップ抵抗 (RS)
式 5-2:
RS の計算
ステップ抵抗 (RS) は、ある 1 つのタップ設定とその次
のタップ設定の間の抵抗差です。この値は、選択した
RAB の値 ( およびフルスケールとゼロスケール抵抗 )
で決まります。RS 抵抗は、互いに整合性を持ち、電
圧と温度 ( またはそのどちらか ) の変動につれて特性
が互いに追随し合うように製造されます。
Simplified Model (assumes RFS = RZS = 0)
式 5-2 に、RS の値を計算する簡易式と詳細な式を示
します。簡易式では、RFS = RZS = 0 を仮定してい
ます。表 5-1 に、各デバイスのステップ抵抗の計算例
と、簡易モデル (RFS = RZS = 0) に対する詳細モデル
(RFS  0、RZS  0) の変化率を示します。RAB の
抵抗オプションが大きいほど、RZS と RFS 抵抗の影響
は小さくなります。
Detailed Model
RAB = ( n * RS )
RS =
RS =
n
8-bit
RAB
255
RS =
7-bit
RAB
127
RAB = RFS + ( n * RS ) + RZS
RS =
RAB - RFS - RZS
n
あるいは
(VFS - VZS)
デバイスの総抵抗は、動作電圧による変動が最小限に
抑えられています ( デバイスの特性グラフを参照して
ください )。
RS =
式 5-2 に、ステップ抵抗の計算式を示します。
表 5-1:
RAB
n
IAB
「n」= 255 (8 ビット ) または 127 (7 ビット )
VFS はフルスケール コードのワイパ電圧を示す
VZS は 0 のゼロスケール コードのワイパ電圧を示す
IAB は端子 A および端子 B 間の電流を示す
ステップ抵抗 (RS) の計算例
抵抗の例 ()
RAB
5,000
10,000
50,000
100,000
Note 1:
2:
3:
RZS (3)
RFS (3)
0
0
80
0
80
0
80
0
80
60
0
0
80
60
0
0
80
0
80
0
80
RS
変化率 % (1)
分解能
コメント
7 ビット
(127 RS)
簡易モデル (2)
8 ビット
(255 RS)
簡易モデル (2)
7 ビット
(127 RS)
簡易モデル (2)
8 ビット
(255 RS)
簡易モデル (2)
7 ビット
(127 RS)
簡易モデル (2)
8 ビット
(255 RS)
簡易モデル (2)
7 ビット
(127 RS)
簡易モデル (2)
8 ビット
(255 RS)
簡易モデル (2)
式
値
5,000 / 127
39.37
0
60
4,860 / 127
38.27
-2.80
0
5,000 / 255
19.61
0
60
4,860 / 255
19.06
-2.80
0
10,000 / 127
78.74
0
60
9,860 / 127
77.64
-1.40
0
10,000 / 255
39.22
0
9,860 / 255
38.67
-1.40
50,000 / 127
393.70
0
49,860 / 127
392.60
-0.28
50,000 / 255
196.08
0
60
49,860 / 255
195.53
-0.28
0
100,000 / 127
787.40
0
60
99,860 / 127
786.30
-0.14
0
100,000 / 255
392.16
0
60
99,860 / 255
391.61
-0.14
簡易モデルによる RS 計算値からの差の割合 (%) です。
RFS = RZS = 0 を仮定しています。
ゼロスケール (RZS) とフルスケール (RFS) 抵抗は、デバイスの多くの動作特性に依存します。V+/V- 電圧、
A、B、W 端子の電圧、選択したワイパコード、RAB 抵抗、デバイスの温度等です。
DS20005207A_JP - p.34
 2014 Microchip Technology Inc.
MCP41HVX1
5.1.3
5.2
RFS および RZS 抵抗
RFS と RZS 抵抗は、RAB 抵抗ネットワークの実装に伴
う副作用です。理想的なモデルでは、RFS と RZS 抵抗
は 0 です。実際のデバイス動作をより適切にモデル
化できるように、ブロック図にはこれらの抵抗も含ま
れています。式 5-3 に、VA、VB、VFS、VZS の電圧計
測値と A-B 間に流れる電流計測値に基づいて RS、RFS、
RZS の抵抗を見積もる方法を示します。
式 5-3:
RS、RFS、RZS 抵抗の見積り
| ( VA - VFS ) |
RFS =
(IRAB)
RS =
VS =
VS =
(IRAB)
VS
(IRAB)
( VFS - VZS )
255
( VFS - VZS )
127
ワイパ端子はアナログ スイッチ マルチプレクサに接
続されます。マルチプレクサではアナログスイッチの
一方の端が全て互いに接続され W 端子を形成します。
各アナログスイッチのもう一方の端は、RAB 抵抗スト
リングのタップの 1 つに接続されます ( 図 5-1 参照 )。
揮発性ワイパレジスタの値は、どのアナログスイッチ
を閉じるかを選択します。これによって、W 端子を抵
抗ラダーの選択したノードに接続します。ワイパレジ
スタは 8 ビット幅であり、表 5-2 には、7 ビットと 8
ビットデバイス両方のワイパ値の状態を示しています。
ワイパ抵抗 (RW) は、アナログ マルチプレクサ内の選
択したアナログスイッチの抵抗です。この抵抗は、デ
バイスの多くの動作特性に依存します。V+/V- 電圧、
A、B、W 端子の電圧、選択したワイパコード、RAB 抵
抗、デバイスの温度等です。
| ( VZS - VB) |
RZS =
ワイパ
(8-bit device)
(7-bit device)
VFS はワイパコードがフルスケールの場合の
VW 電圧を示す
VZS はワイパコードがゼロスケールの場合の
VW 電圧を示す
ワイパ値がゼロスケール (00h) の場合、ワイパは B 端
子の最も近くに接続されます。ワイパ値がフルスケー
ル (8 ビットでは FFh、7 ビットでは 7Fh) の場合、ワ
イパは A 端子の最も近くに接続されます。
ゼロスケールのワイパ値は、W 端子 ( ワイパ ) を B 端
子に接続します ( ワイパ = 00h)。フルスケールのワイ
パ値は、W 端子 ( ワイパ ) を A 端子に接続します ( ワ
イパ = FFh (8 ビット )、ワイパ = 7Fh (7 ビット ))。こ
れらのコンフィグレーションでは、端子 W ともう一方
の端子 (A または B) の間には、アナログスイッチの抵
抗だけが存在します。
表 5-2:
揮発性ワイパ値とワイパ位置の関係
ワイパ設定
特性
 2014 Microchip Technology Inc.
7 ビット
8 ビット
7Fh
FFh
7Eh 40h
FEh 80h
3Fh
7Fh
3Eh 01h
7Eh 01h
00h
00h
フルスケール (W = A)
インクリメント コマンドを無視
W=N
W = N( スケール中央 )
W=N
ゼロスケール (W = B)
デクリメント コマンドを無視
DS20005207A_JP - p.35
MCP41HVX1
5.2.1
ワイパ抵抗 (RW)
5.2.2
ワイパ抵抗は次の要因に大きく依存します。
•
•
•
•
ポテンショメータ コンフィグレーションでのワイパ
抵抗のばらつきは、W ピンで観測される出力電圧には
影響を与えず、誤差要因としては重要ではありません。
抵抗ネットワークの電源電圧 (VRN)
抵抗ネットワークの端子 (A、B、W) の電圧
スイッチのリーク ( 高温で発生 )
IW 電流
図 5-2 に、RAB の 4 つの抵抗値の全てと温度に対する、
ワイパ抵抗の特性データを示します。各 RAB 抵抗が、
ワーストケース条件すなわち RAB = RAB (Max)、フル
スケール コード、VBW ~= V+( ただし V+ を超えない )
に従って、最大ワイパ電流を決定します。V+ の目標値
は 10 V、20 V、36 V です。このグラフから、RAB 抵抗
が大きく (50 k および 100 k) 温度が最高 (+125 ℃ )
の場合に、アナログスイッチのリークによって RW の計
測結果に増加が見られます。ここで RW は RW = (VBW VBA) / IBW のレオスタット コンフィグレーションで計
測しています。
2400
Ͳ40C5kIW=1.7mA
Ͳ40C5kIW=3.3mA
Ͳ40C5kIW=6.0mA
Ͳ40C10kIW=830uA
Ͳ40C10kIW=1.7mA
Ͳ40C10kIW=3.0mA
Ͳ40C50kIW=170uA
Ͳ40C50kIW=330uA
Ͳ40C50kIW=600uA
Ͳ40C100kIW=83uA
Ͳ40C100kIW=170uA
Ͳ40C100kIW=300uA
2200
2000
Wiper Re
esistance RW (:)
1800
1600
1400
+25C5kIW=1.7mA
+25C5kIW=3.3mA
+25C5kIW=6.0mA
+25C10kIW=830uA
+25C10kIW=1.7mA
+25C10kIW=3.0mA
+25C50kIW=170uA
+25C50kIW=330uA
+25C50kIW=600uA
+25C100kIW=83uA
+25C100kIW=170uA
+25C100kIW=300uA
+85C5kIW=1.7mA
+85C5kIW=3.3mA
+85C5kIW=6.0mA
+85C10kIW=830uA
+85C10kIW=1.7mA
+85C10kIW=3.0mA
+85C50kIW=170uA
+85C50kIW=330uA
+85C50kIW=600uA
+85C100kIW=83uA
+85C100kIW=170uA
+85C100kIW=300uA
ポテンショメータ
コンフィグレーション
+125C5kIW=1.7mA
+125C5kIW=3.3mA
+125C5kIW=6.0mA
+125C10kIW=830uA
+125C10kIW=1.7mA
+125C10kIW=3.0mA
+125C50kIW=170uA
+125C50kIW=330uA
+125C50kIW=600uA
+125C100kIW=83uA
+125C100kIW=170uA
+125C100kIW=300uA
5.2.3
レオスタット コンフィグレーション
レオスタット コンフィグレーションの場合、ワイパ抵
抗のばらつきは RBW( または RAW) の値を非線形にし
ます。公称抵抗 (RAB) が小さいほど、相対誤差の可能
性は高まります。また電圧の変動も考慮する必要があ
ります。5.0 k デバイスの場合、5.5 V における最大
ワイパ抵抗は総抵抗の約 6%、2.7 V では約 6.5% です。
5.2.4
レベルシフタ(デジタルからアナログ)
デジタル論理はアナログ電源レンジ内の任意の電圧で
動作可能であるため、デジタル信号でアナログ回路を
制御できるようにレベルシフタが内蔵されています。
このレベルシフタの論理は、V- と VL 電圧を基準とし
ます。シリアル インターフェイスを規定の最大周波数
で動作させるには、VL と V- の間に 2.7 V の電圧差が
必要です。
1200
IW =83uA,+125C(100k:)
1000
800
IW =170uA,+125C(100k:)
IW =170uA,+125C(50k:)
600
Increasedwiperresistance(RW)occurs
duetoincreasedanalog switchleakage at
highertemperatures(suchas+125C)and
larger RAB resistances.
largerR
resistances
IW =300uA,+125C(100k:)
400
200
0
0
図 5-2:
32
64
96
128
160
DAC Wiper Code
192
224
256
RAB、ワイパ電流 (IW)、温度、
ワイパコードに対する RW 抵抗
一定温度では電圧に対するデバイスの総抵抗 (RAB) の
変動が最小であるため ( 特性グラフ参照 )、電圧に対す
るワイパ抵抗の変化が、RINL および RDNL 誤差に大き
な影響を与える可能性があります。
DS20005207A_JP - p.36
 2014 Microchip Technology Inc.
MCP41HVX1
5.3
の使用可能な範囲を広げられます。表 5-3 に、±18 V
( 36 V) をサポートするシステムで、RAB 抵抗 (RS 抵
抗 ) に基づいて計算した抵抗と電流を示します。レオ
スタット コンフィグレーションについては、ワイパ
コードの最小値を示しています (VBW = 36 V の場合 )。
VBW 電圧が低くなると、ワイパコードの最小値も小さ
くなります。この値より小さなワイパコードを使うと、
最大端子電流 (IT) の仕様に違反します。
端子電流
端子電流は、RAB 抵抗 (RS 抵抗 ) を始めとする複数の
要因で制限されます。最大電流が流れるのは、ワイパ
がゼロスケール コードの場合(IBW)、またはフルスケー
ル コードの場合 (IAW) です。この場合、電流はアナロ
グスイッチにしか流れません ( 電気的特性の IT の仕様
参照 )。電流が少なくとも 1 つの RS 抵抗エレメントを
流れれば、最大端子電流 (IT) の制限値は変わります。
RAB 抵抗を通って流れる電流は、RAB 抵抗で制限され
ます。ワーストケース ( 最大電流 ) は、抵抗が RAB の
最小値の場合です。
Note:
特定の抵抗では、電流供給能力が大きいほど目的とす
る端子間の電圧差を大きくできます。この方法ならば、
最大端子電流の仕様に反する事なく、ワイパコード値
Max
8 ビット
7 ビット
RBW (W)
(= 36 V / IT (Max) ) (2)
レオスタット
VBW (Max)
ワイパ = 01h (V) (= IT (Max) * RS (Min) )
の場合
Min
IT (A、B、W (IW)) (mA)
(IBW (W = ZS)、IAW (W = FS) (1)
レオスタット
「N」(Min)
VBW = 36 V の場合
N * RS (Min) * 36 V  IT (mA) (3)
端子 ( ワイパ ) 電流とワイパ設定 (RW = RFS = RZS = 0)
IAB(Max) (mA)
(= 36 V / RAB (Min) ) (1)
表 5-3:
端子電流が大きいアプリケーションで
は、この大電流のもたらす発熱の効果に
対処するために、適切な PCB レイアウト
テクニックを適用する事を推奨します。
QFN パッケージの方が、TSSOP パッケー
ジよりも優れた熱特性を示します。
4,000
6,000
15.686
31.496
9.00
25.0
1,440
10,000
8,000
12,000
31.373
62.992
4.50
12.5
2,880
91
45
0.392
0.787
50,000
40,000
60,000
156.863
314.961
0.90
6.5
5539
35
17
1.020
2.047
100,000
80,000
120,000
313.725
629.9
0.45
6.5
5539
17
8
2.039
4.094
RS (Min) ()
RAB 抵抗 ()
Typ
5,000
8 ビット 7 ビット 8 ビット 7 ビット
91
45
0.392
0.787
Note 1: 端子 B と端子 W または端子 A と端子 W 間の電圧差によっては、IBW または IAW 電流がこの値よりもはるか
に大きくなる場合があります。
2: RBW がこの値より大きいと電流が制限されます。
「N」(Min) 以上である必要があります。ワイパコードが「N」(Min)
3: VBW = 36 V の場合、ワイパコードの値は、
より小さいと、ワイパ電流 (IW) が仕様値を超えます。ワイパコードが「N」(Min) より大きければ、ワイパ電
流は最大値を超えません。
「N」(Min) は、ワイパ電流が最大仕様値を超えないように、計算結果を丸めた値です。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.37
MCP41HVX1
図 5-3 ～図 5-6 に、各抵抗オプションでの電流 (Min、
Typ、Max) の計算値のグラフを示します。これらのグ
ラフは、25 mA (5 k)、12.5 mA (10 k) および 6.5 mA
(50 k と 100 k) の仕様に基づいています。
50 k デバイスを見た場合、最大端子電流は 6.5 mA
です。これは、36 よりも大きいワイパコード値なら
ば、どの値でも 6.5 mA 未満の端子電流を保証できる
事を意味します。これは、フルスケール値の約 14%
です。アプリケーションで、同じ最大端子電流仕様を
持つ 100 k デバイスへの変更が可能な場合、ワイパ
コードが 18 より大きければ端子電流を 6.5 mA 未満に
抑える事ができます。これは、フルスケール値の約 7%
です。特定の VBW 電圧に対して、より大きな端子電流
をサポートすれば、ワイパコードの範囲を広げる事が
できます。
6.0E-3
RAB(MIN)
5.0E-3
5 0E 3
IBW(MAX)
AX) (A)
抵抗ネットワークを損傷しないように ( 長期信頼性も
含む )、最大端子電流を超過しないようにする必要が
あります。これは、アプリケーションで RAB 抵抗に
RAB の最小値 (RAB (Min)、グラフの青線参照 ) を想定す
る必要がある事を意味します。
RAB = 50k:
7.0E-3
RAB(TYP)
4.0E-3
3.0E-3
2.0E-3
2 0E 3
RAB(MAX)
1.0E-3
000.0E+0
0
図 5-5:
32
64
IBW(MAX) (A)
25.0E-3
224
256
RAB = 100k:
6.0E-3
RAB(MIN)
RAB(TYP)
4.0E-3
3.0E-3
2.0E-3
2 0E 3
RAB(TYP)
20.0E-3
1.0E-3
RAB(MIN)
RAB(MAX)
000.0E+0
15.0E-3
0
RAB(MAX)
10.0E-3
5.0E-3
図 5-6:
0
32
64
96
128
160
192
224
256
Wiper Code
ワイパコードに対する最大 IBW
(5 k デバイス )
RAB = 10k:
32
64
96
128 160
Wiper Code
192
224
256
ワイパコードに対する最大 IBW
(100 k デバイス )
000.0E+0
図 5-3:
192
7.0E-3
IBW(MAX)
AX) (A)
RAB = 5k:
128 160
Wiper Code
ワイパコードに対する最大 IBW
(50 k デバイス )
5.0E-3
5 0E 3
30.0E-3
96
図 5-7 に、ワイパコードに対する最大 VBW 電圧を示し
ます(5 kデバイスと10 kデバイスの場合) 抵抗ネッ
トワークに損傷を与えないように、回路の VBW 電圧を
決定する場合は RAB (Min) の抵抗 ( 青線 ) を使う必要が
あります。RAB 抵抗が RAB (Min) 抵抗よりも大きいデバ
イスは、当然より高い電圧に対応できます。
14.0E-3
40.0
12.0E-3
RAB(TYP)
35.0
RAB(MIN)
8.0E-3
6.0E-3
4.0E-3
2.0E-3
RAB(TYP)
25.0
20.0
RAB(MIN)
15.0
10.0
000.0E+0
0
32
64
96
128
160
192
224
Wiper Code
図 5-4:
RAB(MAX)
30.0
RAB(MAX)
VBW(MAX) (V)
IBW(MAX) (A)
10.0E-3
ワイパコードに対する最大 IBW
(10 k デバイス )
DS20005207A_JP - p.38
256
5.0
0.0
0
32
64
96
128
160
192
224
256
Wiper Code
図 5-7:
ワイパコードに対する最大 VBW
(5 k および 10 k デバイス )
 2014 Microchip Technology Inc.
MCP41HVX1
表 5-4 に、特定のワイパコード値に対して、端子 B と
端子 W ピン間に印加できる最大 VBW 電圧を示します
(5 k および 10 k デバイスの場合 ) これらの計算
では理想モデル (RW = R FS = R ZS = 0) を仮定し、
RS (Min) と RS (Max) に基づいた計算を示しています。
表 5-5 に、50 k デバイスに対する同様の計算を、表
5-6 に、100 k デバイスに対する計算を示します。こ
れらの表は、クイック リファレンスとして提供するも
のです。
表 5-4:
V+ - V- = 36 V の場合の各ワイパコードでの最大 VBW (RW = RFS = RZS = 0)、
(5k デバイスと 10k デバイス )
VBW (Max)
コード
VBW (Max)
コード
VBW (Max)
コード
16 進数
10 進数
RS (Min)
RS (Max)
16 進数
10 進数
RS (Min)
RS (Max)
16 進数
10 進数
RS (Min)
00h
0
0.000
0.000
20h
32
12.549
18.824
40h
64
25.098
01h
1
0.392
0.588
21h
33
12.941
19.412
41h
65
25.490
02h
2
0.784
1.176
22h
34
13.333
20.000
42h
66
25.882
03h
3
1.176
1.765
23h
35
13.725
20.588
43h
67
25.275
04h
4
1.569
2.353
24h
36
14.118
21.176
44h
68
26.667
05h
5
1.961
2.941
25h
37
14.510
21.765
45h
69
27.059
06h
6
2.353
3.529
26h
38
14.902
22.353
46h
70
27.451
07h
7
2.745
4.118
27h
39
15.294
22.941
47h
71
27.843
08h
8
3.137
4.706
28h
40
15.686
23.529
48h
72
28.235
09h
9
3.529
5.294
29h
41
16.078
24.118
49h
73
28.627
0Ah
10
3.922
5.882
2Ah
42
16.471
24.706
4Ah
74
29.020
0Bh
11
4.314
6.471
2Bh
43
16.863
25.294
4Bh
75
29.412
0Ch
12
4.706
7.059
2Ch
44
17.255
25.882
4Ch
76
29.804
0Dh
13
5.098
7.647
2Dh
45
17.647
26.471
4Dh
77
30.196
0Eh
14
5.490
8.235
2Eh
46
18.039
27.059
4Eh
78
30.588
0Fh
15
5.882
8.824
2Fh
47
18.431
27.647
4Fh
79
30.980
10h
16
5.275
9.412
30h
48
18.824
28.235
50h
80
31.373
11h
17
6.667
10.000
31h
49
19.216
28.824
51h
81
31.765
12h
18
7.059
10.588
32h
50
19.608
29.412
52h
82
32.157
13h
19
7.451
11.176
33h
51
20.000
30.000
53h
83
32.549
14h
20
7.843
11.765
34h
52
20.392
30.588
54h
84
32.941
15h
21
8.235
12.353
35h
53
20.784
31.176
55h
85
33.333
16h
22
8.627
12.941
36h
54
21.176
31.765
56h
86
33.725
17h
23
9.020
13.529
37h
55
21.569
32.353
57h
87
34.118
18h
24
9.412
14.118
38h
56
21.961
32.941
58h
88
34.510
19h
25
9.804
14.706
39h
57
22.353
33.529
59h
89
34.902
1Ah
26
10.196
15.294
3Ah
58
22.745
34.118
5Ah
90
35.294
1Bh
27
10.588
15.882
3Bh
59
23.137
34.706
5Bh
91
35.686
1Ch
28
10.980
16.471
3Ch
60
23.529
35.294
5Ch
1Dh
29
11.373
17.059
3Dh
61
23.922
35.882
1Eh
30
11.765
17.647
3Eh
62
24.314
36.0 (1、2)
31
12.157
18.235
3Fh
63
24.706
1Fh
Note 1:
2:
RS (Max)
92 - 255 36.0(1、2)
VBW 電圧の計算値が 36 V を超える場合 ( 色付きでハイライトした欄 ) は、36 V (V+ - V-) に制限する必要があります。
このワイパコード以上の値を使えば、IBW 電流がサポートされる最大端子電流 (IT) よりも小さい値に制限
されます。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.39
MCP41HVX1
表 5-5:
V+ - V- = 36 V の場合の各ワイパコードでの最大 VBW (RW = RFS = RZS = 0)、
(50k デバイス )
VBW (Max)
コード
VBW (Max)
コード
VBW (Max)
コード
16 進数
10 進数
RS (Min)
RS (Max)
16 進数
10 進数
RS (Min)
RS (Max)
16 進数
10 進数
RS (Min)
00h
0
0.000
0.000
10h
16
16.314
24,471
20h
32
32.627
01h
1
1.020
1.529
11h
17
17.333
26.000
21h
33
33.647
02h
2
2.039
3.059
12h
18
18.353
27.529
22h
34
34.667
03h
3
3.059
4.588
13h
19
19.373
29.059
23h
35
35.686
04h
4
4.078
6.118
14h
20
20.392
30.588
24h - FFh
36 - 255
36.0 (1, 2)
05h
5
5.098
7.647
15h
21
21.412
32.118
06h
6
6.118
9.176
16h
22
22.431
33.647
07h
7
7.137
10.706
17h
23
23.451
35.176
08h
8
8.157
12.235
18h
24
24.471
36.0 (1, 2)
09h
9
9.176
13.765
19h
25
25.490
0Ah
10
10.196
15.294
1Ah
26
26.510
0Bh
11
11.216
16.824
1Bh
27
27.529
0Ch
12
12.235
18.353
1Ch
28
28.549
0Dh
13
13.255
19.882
1Dh
29
29.569
0Eh
14
14.275
21.412
1Eh
30
30.588
15
15.294
22.941
1Fh
31
31.608
0Fh
Note 1:
2:
VBW 電圧の計算値が 36 V を超える場合 ( 色付きでハイライトした欄 ) は、36 V (V+ - V-) に制限する必要があります。
このワイパコード以上の値を使えば、IBW 電流がサポートされる最大端子電流 (IT) よりも小さい値に制限されます。
V+ - V- = 36 V の場合の各ワイパコードでの最大 VBW (RW = RFS = RZS = 0)、
(100k デバイス )
表 5-6:
VBW (Max)
コード
16 進数
10 進数
00h
0
01h
1
02h
2
RS
16 進数
10 進数
RS (Min)
0.000
0.000
10h
16
32.627
2.039
3.059
11h
17
34.667
4.078
6.118
12h - FFh
18 - 255
36.0 (1, 2)
3
6.118
9.176
04h
4
8.157
12.235
05h
5
10.196
15.294
06h
6
12.235
18.353
07h
7
14.275
21.412
08h
8
16.314
24.471
09h
9
18.353
27.529
0Ah
10
20.392
30.588
0Bh
11
22.431
33.647
0Ch
12
24.471 36.0 (1, 2)
0Dh
13
26.510
0Eh
14
28.549
15
30.588
0Fh
VBW (Max)
コード
RS (Max)
(Min)
03h
Note 1:
2:
RS (Max)
RS (Max)
VBW 電圧の計算値が 36 V を超える場合 ( 色付きでハイライトした欄 ) は、36 V (V+ - V-) に制限する必要があります。
このワイパコード以上の値を使えば、IBW 電流がサポートされる最大端子電流 (IT) よりも小さい値に制限されます。
DS20005207A_JP - p.40
 2014 Microchip Technology Inc.
MCP41HVX1
可変抵抗 ( レオスタット )
5.5
可変抵抗は、端子 W と端子 A または端子 B のどちら
かで構成します。ワイパコード値を 0 にするとワイパ
が端子 B に接続されるため、ワイパコード値を増加さ
せる事で RBW 抵抗は増加します。反対に、RAW 抵抗
はワイパコードの増加と共に減少します。図 5-8 に、
ポテンショメータからレオスタット コンフィグレー
ションを構築するための接続を示します。
A
RAW or
W
RBW
RBW
Resistor
図 5-8:
レオスタット コンフィグレーション
式 5-4 に、RBW と RAW の計算を示します。RBW の計
算は、ワイパと端子 B 間の抵抗を求めます。RAW の計
算は、ワイパと端子 A 間の抵抗を求めます。
式 5-4:
RBW と RAW の計算
簡易モデル (RFS = RZS = 0 と想定 )
RBW = ( n * RS )
RAW = ( ( FSV - n ) * RS )
RS =
RAB
8-bit
RAB
詳細モデル
RBW = RZS + ( n * RS )
RAW = RFS + ( ( FSV - n ) * RS )
n = ワイパコード
FSV = フルスケール
(8 ビットの場合は 255、
7 ビットの場合は 127)
ワイパレジスタに POR/BOR 値を適切に読み込むに
は、VL 電圧は規定の動作電圧 (DGND 基準 ) の最小値
以上にする必要があります。
V+
 V+ - V— Voltage
+36V max
+10V min
VL
DGND
V—
This can be anywhere
between V- and V+.
7-bit
RAB
RS =
RS =
Resolution
255
127
n = ワイパコード
FSV = フルスケール
(8 ビットの場合は 255、
7 ビットの場合は 127)
 2014 Microchip Technology Inc.
デジタルグランド (DGND) ピンが、V- を基準とした
V+ の半分の電位の場合、端子ピンの電位は DGND 基
準の ±(V+/2) になります。
図 5-9 に、4 つの電源信号の関係を示します。この図
から、V+/V- 信号が DGND 信号を中心に対称である必
要がない事がわかります。
RAW
B
アナログ回路の電源要件
このデバイスには 2 つの電源があります。一方はデジ
タル インターフェイス用 (VL と DGND)、もう一方は
高電圧アナログ回路用 (V+ と V-) です。V+ と V- の間
の最大電圧差は 36 V です。デジタル電源信号は V+ ～
V- のレンジ内である事が必要です。
Voltages Relative to DGND
5.4
図 5-9:
5.6
5.6.1
アナログ回路の電圧レンジ
抵抗の特性
V+/V- の低電圧動作
抵抗ネットワークの仕様値は 20 ～ 36 V です。20 V を
下回る電圧では、抵抗ネットワークは機能するものの、
動作特性が仕様限界を超える可能性があります。詳細
は、セクション 2.0「代表的性能曲線」を参照してく
ださい。
5.6.2
抵抗の温度係数
回路の両端 ( 端子 A と端子 B) を電源電圧の中央値 ((V+
- |V-|)/2) 近くにバイアスした場合が、スイッチ抵抗の
温度係数のワーストケースです。
DS20005207A_JP - p.41
MCP41HVX1
5.7
シャットダウン制御
Note:
シャットダウンは、デバイスの消費電流を最小化する
ために使います。MCP41HVX1 では、次の 2 つの方法
でこれを実現しています。
• ハードウェア シャットダウン ピン (SHDN)
• 端子制御レジスタ (TCON)
ハードウェア シャットダウン ピンは MCP42X1 と下
位互換です。
5.7.1
ハードウェア シャットダウン ピン
(SHDN)
R0HW ビットで抵抗ネットワークをハー
ドウェアSHDN状態に設定すると、TCON0
レジスタの R0A、R0W、R0B ビットの状態
はオーバーライド ( 無視 ) されます。R0HW
ビットによる抵抗ネットワークの強制的
なハードウェア SHDN 状態が解除される
と、TCON0 レジスタの R0A、R0W、R0B
ビットが端子の接続状態の制御を再開し
ます。換言すれば、R0HW ビットは R0A、
R0W、R0B ビットの状態を破壊しないと
いう事です。
SHDN ピンはポテンショメータ デバイスで使えます。
SHDNピンをアクティブ(VIL)にした時の動作は次の通
りです。
R0HW ビットは、揮発性ワイパレジスタ、TCON レジ
スタのどちらの値も破壊しません。シャットダウン
モードが解除 (R0HW ビット = 1) された時の動作は次
の通りです。
• P0A 端子を切断する
• P0W 端子を P0B 端子に接続する ( 図 5-10 参照 )
• シリアル インターフェイスは無効化されず、シリ
アル インターフェイスの動作は全て実行される
• デバイスは揮発性ワイパ値が指定するワイパ設定に
戻る
• TCON レジスタビットは端子接続状態の制御を再
開する
ハードウェア シャットダウン ピン モードは揮発性ワ
イパレジスタ、TCON レジスタのどちらの値も破壊し
ません。シャットダウン モードの終了時 (SHDN ピン
を非アクティブ (VIH)) の動作は次の通りです。
Resistor Network
A
• デバイスは揮発性ワイパ値が指定するワイパ設定に
戻る
• TCON レジスタビットは端子接続状態の制御を再
開する
図 5-11:
Resistor Network
A
図 5-10:
5.7.2
W
B
ハードウェア シャットダウン時の抵抗
ネットワーク コンフィグレーション
端子制御レジスタ (TCON)
端子制御 (TCON) レジスタは、各抵抗ネットワーク端
子ピン (A、B、W) と抵抗ネットワーク間の接続を設定
する揮発性レジスタです。このレジスタをレジスタ 41 に示します。
5.7.3
W
B
抵抗ネットワークのシャットダウン
状態 (R0HW = 0)
SHDN ピンと TCON レジスタの相互
作用
図 5-12 に、SHDN ピン信号と R0HW ビット信号の関
係が、抵抗ネットワークのハードウェア シャットダウ
ンをどのように制御するかを示します。
SHDN (from pin)
R0HW
(from TCON register)
図 5-12:
To Pot 0 Hardware
Shutdown Control
R0HW ビットと SHDN ピンの
相互作用
R0HW ビットは、選択した抵抗ネットワークを SHDN
ピンと同じ状態に設定します。これに代わる方法とし
て、R0A、R0W、R0B ビットで低消費電力コンフィグ
レーションを実現する事もできます。
R0HW ビットを「0」にした時の動作は次の通りです。
• P0A 端子を切断する
• 同時に P0W 端子を P0B 端子に接続する ( 図 5-11
参照 )
DS20005207A_JP - p.42
 2014 Microchip Technology Inc.
MCP41HVX1
6.0
シリアル インターフェイス (SPI)
MCP41HVX1 は、SPI シリアル プロトコルをサポート
します。この SPI はスレーブモードで動作します ( シ
リアルクロックを生成しません )。デバイスの SPI コ
マンド フォーマットは 8 ビットの倍数で動作します。
SPI インターフェイスは最大で次の 4 本のピンを使い
ます。
•
•
•
•
CS - チップセレクト
SCK - シリアルクロック
SDI - シリアルデータ入力
SDO - シリアルデータ出力
図 6-1 に、代表的な SPI インターフェイスを示します。
SPI インターフェイスでは、マスタの出力ピンをス
レーブの入力ピンに、マスタの入力ピンをスレーブの
出力ピンに接続します。
MCP41HVX1 の SPI モジュールは、4 つある標準 SPI
モードのうち 2 つをサポートします。0,0 モードと 1,1
モードの 2 つです。SPI のモードは CS ピンが非アク
ティブ (VIH) からアクティブ (VIL) に遷移した時の SCK
ピンの状態 (VIH または VIL) で決まります。
Note:
ホスト コントローラの SPI モジュールの
中には 16 ビット転送のみで動作するもの
があります。このようなホスト コント
ローラでは、読み出しおよび書き込みコマ
ンドのみを使うか、偶数回のインクリメン
トまたはデクリメント コマンドに相当す
る連続インクリメントまたは連続デクリ
メントを使えます。
Typical SPI Interface Connections
Host
Controller
図 6-1:
MCP41HVX1
SDO
( Master Out - Slave In (MOSI) )
SDI
SDI
( Master In - Slave Out (MISO) )
SDO
SCK
SCK
I/O
CS
I/O
WLAT
I/O
SHDN
代表的な SPI インターフェイスのブロック図
 2014 Microchip Technology Inc.
DS20005207A_JP - p.43
MCP41HVX1
6.1
SDI、SDO、SCK、CS の動作
このセクションでは、次の 4 つの SPI インターフェイ
ス ピンについて説明します。
•
•
•
•
シリアルデータ入力 (SDI)
シリアルデータ出力 (SDO)
シリアルクロック (SCK)
チップセレクト信号 (CS)
シリアルデータ入力 (SDI)
シリアルデータ入力 (SDI) 信号はデバイスに入力され
るデータ信号です。このピンの値は SCK 信号の立ち
上がりエッジでラッチされます。
6.1.2
シリアルデータ出力 (SDO)
シリアルデータ出力(SDO)信号はデバイスから出力さ
れるデータ信号です。このピンの値は SCK 信号の立
ち下がりエッジで駆動されます。
CS ピンがアクティブレベル (VIL) に設定された時点で
SDO ピンが駆動されます。SDO ピンの状態は、コマ
ンド内のシリアルビットの位置、選択したコマンド、
コマンドエラー状態 (CMDERR) の有無で決まります。
6.1.3
シリアルクロック (SCK)
シリアルクロック (SCK) 信号は SPI モジュールのク
ロック信号です。SCK ピンの周波数が SPI の動作周波
数を決定します。
SPI インターフェ イスの最大動 作周波数の 仕様は
10 MHz です。実際のクロックレートはシステムのコ
ンフィグレーション、使用するシリアルコマンドに
よって異なります。表 6-1 に、SCK 周波数を示します。
表 6-1:
SCK 周波数
コマンド
VL 電圧
読み出し
チップセレクト信号 (CS)
チップセレクト (CS) 信号は、デバイスを選択し、コ
マンド シーケンスのフレームを規定するために使い
ます。コマンドまたはコマンド シーケンスを開始する
には、CS 信号を非アクティブ状態 (VIH) からアクティ
ブ状態 (VIL) に遷移させる必要があります。
CS 信号のアクティブ遷移後に、SDO ピンが駆動され、
クロック ビット カウンタがリセットされます。
シリアル インターフェイスは選択したコマンドに応
じて 8 ビットまたは 16 ビット境界で動作します。チッ
プセレクト (CS) ピンが SPI コマンドのフレームを規
定します。
6.1.1
6.1.4
書き込み、
コメント
インクリメント、
デクリメント
2.7 V
10 MHz
10 MHz
1.8 V
1 MHz
1 MHz
DGND = V- + 0.9 V
2.0 V
1 MHz
1 MHz
DGND = V-
Note:
CS ピンのアクティブ遷移から SCK ピン
の最初のエッジまでには遅延要件があり
ます。
SPI コマンドに対してエラー条件が発生すると、SDO
ピンでコマンドバイトのコマンド エラー ビット
(CMDERR) が Low (VIL) に駆動されます。エラー条件
を解除するには、ユーザが CS ピンを VIH レベルに遷
移させる必要があります。
CS ピンが非アクティブ状態 (VIH) に戻ると、SPI モ
ジュールはアドレスポインタも含めリセットされます。
シリアル イン
CS ピンが非アクティブ状態 (VIH) の間、
ターフェイスは無視されます。これによってホスト コ
ントローラは同じ SDI、SDO、SCK 信号を使っている
他の SPI デバイスに接続できます。
6.1.5
低電圧サポート
シリアル インターフェイスは 1.8 V 動作にも対応でき
るように設計されています ( 周波数、しきい値等を緩
和した仕様による )。これによって、MCP41HVX1 は
低電圧ホスト コントローラに接続できます。
VL が 1.8 V の動作では、DGND 信号を V- 信号よりも
0.9 V 以上高くする必要があります。VL が 2.0 V 以上
の場合、DGND 信号は V- 信号に接続できます ( 表 6-1
参照 )。
6.1.6
レールスプリットのサポート
シリアル インターフェイスはレールスプリット シス
テムに対応できるように設計されています。レールス
プリット システムでは、マイクロコントローラが
MCP41HXX1 よりも低い電圧で動作できます。これは
VIH 仕様で実現されています。
VL  2.7 V の場合、最小 VIH = 0.45 * VL です。従って
マイクロコントローラの 1.8 V での VOH が 0.8 * VDD
とすると、VLは最大3.2 Vに設定できます(式6-1参照)。
レールスプリットのサポートの詳細は、セクション 8.1
を参照してください。
式 6-1:
マイクロコントローラが 1.8 V 動作
している場合の VL (Max) の計算
VOH = 0.8 * VDD = 0.8 * 1.8V = 1.44V の場合
結果 : VIH(MIN) = 1.44V
VIH = 0.45 * VL とした場合
結果 : VL = 1.44V / 0.45 = 3.2V
DS20005207A_JP - p.44
 2014 Microchip Technology Inc.
MCP41HVX1
6.2
SPI モード
6.3
SPI の波形
SPI モジュールは、4 つある標準 SPI モードのうち 2 つ
をサポートします。
0,0 モードと 1,1 モードの 2 つです。
モードは、8 ビットバイトの最初のクロックビットの立
ち上がりエッジでの SDI ピンの状態で決まります。
図 6-2 から図 6-5 に、各種 SPI コマンドの波形を示し
ます。図 6-2 と図 6-3 は読み出しと書き込みコマンド
です。図 6-4 と図 6-5 はインクリメントとデクリメン
ト コマンドです。
6.2.1
6.4
モード 0,0
モード 0,0 では、SCK アイドル状態 = Low (VIL) であ
り、データは SCK の立ち上がりエッジで SDI ピンに
入力され、SCK の立ち下がりエッジで SDO ピンから
出力されます。
6.2.2
デイジーチェーン
この SPI インターフェイスはデイジーチェーン接続を
サポートしていません。
モード 1,1
モード 1,1 では、SCK アイドル状態 = High (VIH) であ
り、データは SCK の立ち上がりエッジで SDI ピンに
入力され、SCK の立ち下がりエッジで SDO ピンから
出力されます。
VIH
CS
VIL
SCK
PIC Writes
to SSPBUF
CMDERR bit
SDO
bit15 bit14 bit13 bit12 bit11
AD3 AD2 AD1 AD0
bit15 bit14 bit13 bit12
SDI
C1
bit10 bit9
bit8
bit7
bit6
bit5
bit4
bit3
bit2
X
bit9
D8
bit8
D7
bit7
D6
bit6
D5
bit5
D4
bit4
D3
bit3
D2
D1
bit2 bit1
C0
bit1
bit0
D0
bit0
Input
Sample
図 6-2:
16 ビットコマンド ( 書き込み、読み出し ) - SPI 波形 ( モード 1,1)
VIH
CS
VIL
SCK
PIC Writes
to SSPBUF
SDO
SDI
CMDERR bit
bit15
bit14 bit13 bit12 bit11
AD3 AD2 AD1 AD0
bit15 bit14 bit13 bit12
C1
bit10 bit9
bit8
bit7
bit6
bit5
bit4
bit3
bit2
X
bit9
D8
bit8
D7
bit7
D6
bit6
D5
bit5
D4
bit4
D3
bit3
D2
D1
bit2 bit1
C0
bit1
bit0
D0
bit0
Input
Sample
図 6-3:
16 ビットコマンド ( 書き込み、読み出し ) - SPI 波形 ( モード 0,0)
 2014 Microchip Technology Inc.
DS20005207A_JP - p.45
MCP41HVX1
VIH
VIL
CS
SCK
PIC Writes
to SSPBUF
CMDERR bit
“1” = Valid Command
“0” = Invalid Command
SDO
bit7
SDI
AD3
bit6
AD2
bit5
AD1
bit4
AD0
bit3
C1
bit2
C0
bit1
X
bit0
X
bit0
bit7
Input
Sample
図 6-4:
8 ビットコマンド ( インクリメント、デクリメント ) - PIC MCU と SPI の波形 ( モード 1,1)
VIH
CS
VIL
SCK
PIC Writes
to SSPBUF
CMDERR bit
“1” = Valid Command
“0” = Invalid Command
SDO
bit7
SDI
AD3
bit7
bit6
AD2
bit5
AD1
bit4
AD0
bit3
C1
bit2
C0
bit1
X
bit0
X
bit0
Input
Sample
図 6-5:
8 ビットコマンド ( インクリメント、デクリメント ) - PIC MCU と SPI の波形 ( モード 0,0)
DS20005207A_JP - p.46
 2014 Microchip Technology Inc.
MCP41HVX1
7.0
7.1
デバイスのコマンド
MCP41HVX1 の SPI コマンド フォーマットは、16 個
のメモリアドレス位置と 4 つのコマンドをサポートし
ます。 これらのコマンドの一覧を表 7-1 に示します。
コマンドは CS ピンを VIL に駆動している時に送信で
きます。8 ビットコマンド ( ワイパのインクリメント
とワイパのデクリメントコマンド ) にはコマンドバイ
トが含まれ ( 図 7-1 参照 )、16 ビットコマンド ( デー
タ読み出しとデータ書き込みコマンド ) にはコマンド
バイトとデータバイトが含まれます。コマンドバイト
には 2 つのデータビットが含まれます ( 図 7-1 参照 )。
表 7-2 に、各メモリ位置でサポートされるコマンドと、
SDI および SDO ピン上での対応する値を示します。
表 7-1:
コマンド
C1:C0
ビットの コマンド名
状態
ビット数
11
データ読み出し
16 ビット
00
データ書き込み
16 ビット
01
ワイパのインクリメント
8 ビット
10
ワイパのデクリメント
8 ビット
A A A A C C D D
D D D D 1 0 9 8
3 2 1 0
Memory
Address
Data
Bits
Command
Bits
全てのコマンドにコマンドバイトがあります。このバ
イトは、レジスタアドレスとコマンドを指定します。
データを必要とするコマンド ( 書き込みおよび読み出
しコマンド ) にはデータバイトも含まれます。
7.1.1
コマンドバイト
コマンドバイトには 3 つのフィールド、すなわちアド
レス、コマンド、2 ビットのデータがあります ( 図 71 参照 )。現時点では、データビットは 1 つだけ (D8)
定義されています。このビットは書き込みコマンドで
使います。
マスタが適切なコマンドバイトを送信して必要な動作
を選択すると、デバイスメモリがアクセスされます。
ア ク セ ス 先 の メ モ リ 位 置 は、コ マ ン ド バ イ ト の
AD3:AD0 ビットに格納されています。目的の動作はコ
マンドバイトの C1:C0 ビットに格納されています ( 表
7-1 参照 )。C1:C0 ビットによって、目標とするメモリ
位置に対する読み出し、書き込み、インクリメント
( ワイパ設定を +1 する )、デクリメント ( ワイパ設定
を -1 する ) の動作が決まります。インクリメントおよ
びデクリメントは揮発性ワイパレジスタに対してのみ
有効なコマンドです。
コマンドバイトが SDI ピンからデバイスに読み込まれ
ている間、デバイスの SDO ピンも駆動されています。
SDO ピンはそのコマンドの最初の 6 ビットの間、High
ビットを出力します。7 番目のビットで、SDO ピンは
CMDERR ビットの状態を出力します ( セクション
7.1.1.1「エラー条件」参照 )。8 番目のビットの状態は
選択したコマンドによって異なります。
16-bit Command
8-bit Command
Command Byte
コマンド フォーマット
Command Byte
Data Byte
A A A A C C D D D D D D D D D D
D D D D 1 0 9 8 7 6 5 4 3 2 1 0
3 2 1 0
Data
Bits
Memory
Address
Command
Bits
Command
Bits
CC
1 0
0 0 = Write Data
0 1 = INCR
1 0 = DECR
1 1 = Read Data
D9
This bit is only used as the CMDERR bit.
D8
This bit is not used. Maintained for code compatibility with MCP41XX, MCP42XX, and MCP43XX devices.
図 7-1:
一般的な SPI コマンドのフォーマット
 2014 Microchip Technology Inc.
DS20005207A_JP - p.47
MCP41HVX1
表 7-2:
メモリマップとサポートされるコマンド
アドレス
値
00h
機能
揮発性ワイパ 0
コマンド
nn nnnn nnnn
データ読み出し
nn nnnn nnnn
0000 11nn nnnn nnnn
1111 111n nnnn nnnn
ワイパのインクリ
メント
-
0000 0100
1111 1111
ワイパのデクリメ
ント
-
-
0000 1000
1111 1111
-
-
-
0100 00nn nnnn nnnn
1111 1111 1111 1111
0100 11nn nnnn nnnn
1111 111n nnnn nnnn
-
-
04h (3)
揮発性
データ書き込み
TCON レジスタ データ読み出し
予約済み
3:
4:
MISO (SDO ピン ) (2)
1111 1111 1111 1111
データ書き込み
予約済み
Note 1:
2:
SPI ストリング (2 進数 )
MOSI (SDI ピン )
0000 00nn nnnn nnnn
01h 03h (4)
05h 0Fh (4)
データ
(10 ビット ) (1)
nn nnnn nnnn
nn nnnn nnnn
-
データメモリは 8 ビット幅であるため、デバイスは最上位の 2 ビット (D9:D8) を無視します。
これらのアドレス / コマンドの組み合わせはどれも有効であるため CMDERR ビットがセットされます。
これ以外のアドレス / コマンドの組み合わせは全てコマンドエラー状態であるため、CMDERR ビットが
クリアされます。
このアドレスに対するインクリメントまたはデクリメント コマンドは無効です。
予約済みアドレス : これらのアドレスに対するコマンドは全て無効です。
DS20005207A_JP - p.48
 2014 Microchip Technology Inc.
MCP41HVX1
7.1.1.1
エラー条件
CMDERR ビットは、受信した 4 つのアドレスビット
(AD3:AD0) と受信した 2 つのコマンドビット (C1:C0)
の組み合わせが有効であるかどうかを表示します。組
み合わせ有効時の CMEDRR ビットは High、無効の場
合は Low です ( 表 7-3 参照 )。
予約済みアドレスへの書き込みが指定された場合も、
コマンドエラー ビットは Low です。8 クロックの倍数
ではない SPI コマンドは無視されます。
エラー条件が発生した場合、後続のコマンドは全て無
視されます。CS ピンを強制的に非アクティブ状態
(VIH) に設定する事で CMDERR 条件を解消するまで、
後続の SDO ビットは全て Low になります。
表 7-3:
コマンド エラー ビット
CMDRRR ビット
の状態
1
0
内容
「有効な」コマンド / アドレスの
組み合わせ
「無効な」コマンド / アドレスの
組み合わせ
伝送の中止
全ての SPI 伝送は、正しい数の SCK パルスを実行す
る必要があります。クロックの全数が受信されるまで
コマンドは実行されません。一部のコマンドは、CS
ピンを強制的に非アクティブ (VIH) に設定する必要が
あります。CS ピンを非アクティブ状態 (VIH) にする
と、シリアル インターフェイスがリセットされます。
コマンドが部分的に実行される事はありません。
SPI は他のバスプロトコルよりもノイズに敏感です。
最も可能性が高いのは、MCP41HVX1 に入力される
データの値がノイズで破壊される場合、または SCK ピ
ンに余分なクロックパルスが注入される場合です。こ
れによって、デバイス内のデータを破壊したり、アド
レスとコマンドビットの組み合わせが無効になりコマ
ンドエラーを発生したりする場合があります。余分な
SCK パルスは、SPI のデータ (SDI) とクロック (SCK)
の同期ずれも発生させます。CS ピンを非アクティブ
状態 (VIH) にすると、シリアル インターフェイスがリ
セットされます。SPI インターフェイスは、CS ピンの
アクティブ状態への遷移 (VIH から VIL) が検出されるま
で、SDI と SCK ピンの動作を無視します。
7.1.2
データバイト
読み出しコマンドと書き込みコマンドだけがデータバ
イトを使います ( 図 7-1 参照 )。これらのコマンドは、
データバイトの 8 ビットとコマンドバイト内の 1 デー
タビット (D8) を連結して 9 ビットのデータ (D8:D0) を
形成します。コマンドバイトのフォーマットでは最大 9
ビットのデータをサポートしていますが、MCP41HVX1
は下位 8 ビットのみを使います。これは、8 ビット抵
抗ネットワークのフルスケール コードが FFh である
事を意味します。フルスケールではワイパが端子 A に
接続されます。D8 は MCP41XX、MCP42XX、MCP43XX
とのコード互換性を保つためのビットです。
現在 D9 ビットは使っていませんが、SDO データの
CMDERR ビットの位置に対応します。
7.1.3
連続コマンド
本デバイスは、CS ピンがアクティブ状態 (VIL) の間、
連続的にコマンドを実行する機能をサポートしてい
ます。有効なコマンドの任意のシーケンスを受け付け
ます。
有効なイベント シーケンス例は次の通りです。
1.
2.
3.
4.
5.
6.
7.
8.
CS ピンのアクティブ (VIL) 駆動
読み出しコマンド
インクリメント コマンド ( ワイパ 0)
インクリメント コマンド ( ワイパ 0)
デクリメント コマンド ( ワイパ 0)
書き込みコマンド
読み出しコマンド
CS ピンの非アクティブ (VIH) 駆動
Note 1: CS ピンがアクティブな間に発行するコ
マンドは 1 つのタイプに限定する事を推
奨します。コマンドを変更する場合、CS
ピンを一旦非アクティブにしてから再度
アクティブ状態に戻す事を推奨します。
2: また、長いコマンド ストリングは、より
短いコマンド ストリングに分割する事
を推奨します。これによって、SCK ピン
のノイズが SPI コマンド ストリングを破
壊する可能性を低くできます。
Note 1: MCP41HVX1 がデータを受信していない
時は、CS ピンを非アクティブレベル (VIL)
に設定しておく事を推奨します。
2: また、長い連続コマンド ストリングは、単
一コマンドまたはより短い連続コマンド
ストリングに分割する事を推奨します。こ
れによって、SCK ピンのノイズが SPI コ
マンドを破壊する可能性を低くできます。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.49
MCP41HVX1
7.2
7.2.1
データ書き込み
揮発性メモリへの単一書き込み
書き込み動作では、CS ピンをアクティブ状態 (VIL) に
する必要があります。通常 CS ピンは非アクティブ状
態 (VIH) にあり、これがアクティブ状態 (VIL) に駆動さ
れます。その後、16 ビットの書き込みコマンド ( コマ
ンドバイトとデータバイト ) が SCK ピンのクロックに
同期して SDI ピンに入力されます。16 ビットを全て
受信すると、指定された揮発性アドレスが更新され
ます。書き込みコマンドが正確に 16 クロックパルス
分受信されないと、書き込みは実行されません。
書き込みコマンドは 16 ビットのコマンドです。図 72 に、このコマンドのフォーマットを示します。
揮発性メモリ位置に対する書き込みコマンドは、適切
にフォーマットされた書き込みコマンド (16 クロック )
の受信が完了してから、そのメモリ位置の内容を変更
します。
図 6-2 と図 6-3 に、単一書き込みの波形例を示します。
COMMAND BYTE
A
D
3
1
SDO
1
SDI
A
D
2
1
1
A
D
1
1
1
A
D
0
1
1
DATA BYTE
0
0
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
1
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1 Valid Address/Command combination
0 Invalid Address/Command combination (1)
Note 1: エラー条件が発生した場合 (CMDERR = L)、CMDERR 条件が解消されるまで (CS ピンを強制的に
非アクティブ状態に設定するまで )、後続の SDO ビットは全て Low に 駆動されます。
図 7-2:
書き込みコマンド - SDI と SDO の状態
DS20005207A_JP - p.50
 2014 Microchip Technology Inc.
MCP41HVX1
7.2.2
揮発性メモリへの連続書き込み
連続書き込みが可能なのは、揮発性メモリレジスタ
( アドレス 00h と 04h) に書き込む場合のみです。
図 7-3 に、3 回の連続書き込みシーケンスを示します。
書き込みは、必ずしも同じ揮発性メモリアドレスに対
して実行する必要はありません。
COMMAND BYTE
SDI
SDO
A
D
3
1
A
D
2
1
A
D
1
1
A
D
0
1
A
D
3
1
A
D
2
1
A
D
1
1
A
D
0
1
A
D
3
1
A
D
2
1
A
D
1
1
A
D
0
1
DATA BYTE
0
0
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
1
1*
1
1
1
1
1
1
1
1
1
0
0
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
1
1*
1
1
1
1
1
1
1
1
1
0
0
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
1
1*
1
1
1
1
1
1
1
1
1
Note 1: このビット位置 (*) でコマンドエラー(CMDERR) が発生した場合、CS ピンが非アクティブ (VIH) に
駆動されるまで、後続の SDO ビットは全て Low に駆動されます。
図 7-3:
連続書き込みシーケンス
 2014 Microchip Technology Inc.
DS20005207A_JP - p.51
MCP41HVX1
7.3
7.3.1
データ読み出し
読み出し動作では、CS ピンをアクティブ状態 (VIL) に
する必要があります。通常 CS ピンは非アクティブ状
態 (VIH) にあり、これがアクティブ状態 (VIL) に駆動さ
れます。その後、16 ビットの読み出しコマンド ( コマ
ンドバイトとデータバイト ) が SCK ピンのクロックに
同期して SDI ピンに入力されます。7 番目のビット
(CMDERR ビット ) で SDO ピンはデータの駆動を開始
し、アドレス指定されたデータが 8 番目から 16 番目
のクロックで出力されます。図 6-2 と図 6-3 に、単一
読み出しの波形例を示します。
読み出しコマンドは 16 ビットのコマンドです。図 74 に、このコマンドのフォーマットを示します。
読み出しコマンドの最初の 6 ビットがアドレスとコマ
ンドを決定します。7 番目のクロックで、SDO ピンに
CMDERR ビットが出力されます。8 番目のクロックは
1 固 定 で、残 り の 8 ク ロ ッ ク で は 指 定 ア ドレス
(AD3:AD0) に対するデータの 8 ビット (D7:D0) が送信
されます。
図 7-4 に、読み出しコマンドの SDI と SDO に関する
情報を示します。
COMMAND BYTE
SDI
SDO
単一読み出し
DATA BYTE
A
D
3
1
A
D
2
1
A
D
1
1
A
D
0
1
1
1
X
X
X
X
X
X
X
X
X
X
1
1
1
1
1
1
1
1
1
1
0
0
D
7
0
D
6
0
D
5
0
D
4
0
D
3
0
D
2
0
D
1
0
D Valid Address/Command combination
0
0 Attempted Memory Read of Reserved
Memory location
READ DATA
図 7-4:
読み出しコマンド - SDI と SDO の状態
DS20005207A_JP - p.52
 2014 Microchip Technology Inc.
MCP41HVX1
7.3.2
図 7-5 に、3 回の連続読み出しシーケンスを示します。
読み出しは、必ずしも同じメモリアドレスに対して実
行する必要はありません。
連続読み出し
連続読み出しは、デバイスのメモリを高速に読み出す
事ができます。連続読み出しは全てのメモリ位置に対
して実行できます。
COMMAND BYTE
SDI
SDO
A
D
3
1
A
D
2
1
A
D
1
1
A
D
0
1
A
D
3
1
A
D
2
1
A
D
1
1
A
D
0
1
A
D
3
1
A
D
2
1
A
D
1
1
A
D
0
1
X
DATA BYTE
1
1
X
X
X
X
X
X
X
X
X
1
1 1* 1
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
1
X
X
X
X
X
X
X
X
X
1
1 1* 1
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
1
1
X
X
X
X
X
X
X
X
X
1
1 1* 1
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
X
X
Note 1: このビット位置 (*) でコマンドエラー (CMDERR) が発生した場合、CS ピンが非アクティブ
(VIH) に駆動されるまで、後続の SDO ビットは Low に駆動されます。
図 7-5:
連続読み出しシーケンス
 2014 Microchip Technology Inc.
DS20005207A_JP - p.53
MCP41HVX1
7.4
ワイパのインクリメント
インクリメント コマンドは 8 ビットのコマンドです。
インクリメント コマンドは特定の揮発性メモリ位置
( ワイパレジスタ ) に対してのみ発行できます。図 7-6
に、このコマンドのフォーマットを示します。
揮発性メモリ位置に対するインクリメント コマンド
は、適切にフォーマットされたコマンド (8 クロック )
の受信が完了してから、そのメモリ位置の内容を変更
します。
インクリメント コマンドは、最小限のオーバーヘッド
で揮発性ワイパのメモリ位置の値を +1 変更する、高
速で簡単な方法を提供します。
COMMAND BYTE
(INCR COMMAND (n+1))
SDI
SDO
A
D
3
1
1
A
D
2
1
1
A
D
1
1
1
A
D
0
1
1
0
1
X
X
1
1
1 1* 1 Note 1, 2
1 0 0 Note 1, 3
Note 1: 揮発性ワイパレジスタ (AD3:AD0 = 0h)
への書き込み時のみ機能します。
2: 有効なコマンド / アドレスの組み合わせ
3: 無効なアドレス / コマンドの組み合わせ
を指定すると、CMDERR 条件が解消さ
れるまで(CSピンを強制的に非アクティ
ブ状態に設定するまで )、後続の SDO
ビットは全て Low に駆動されます。
4: このビット位置 (*) でコマンドエラー
(CMDERR) が発生した場合、CS ピンが
非アクティブ (VIH) に駆動されるまで、
後続の SDO ビットは全て Low に駆動さ
れます。
図 7-6:
Note:
インクリメント コマンド SDI と SDO の状態
表 7-2 に、インクリメント ワイパ コマン
ドの有効アドレスを示します。その他の
アドレスは無効です。
DS20005207A_JP - p.54
7.4.1
単一インクリメント
通常 CS ピンが非アクティブな状態 (VIH) から始まり
ますが、他のコマンドを実行した事で既にアクティブ
状態である場合もあります。
図 6-4 と図 6-5 に、単一インクリメントの波形例を示
します。インクリメント動作では、CS ピンをアクティ
ブ状態 (VIL) にする必要があります。通常 CS ピンは非
アクティブ状態 (VIH) にあり、これがアクティブ状態
(VIL) に駆動されます。その後、8 ビットのインクリメ
ント コマンド ( コマンドバイト ) が SCK ピンのクロッ
クに同期してSDIピンに入力されます。7番目のクロッ
クで、SDO ピンに CMDERR ビットが駆動されます。
ワイパ値は、8 ビットデバイスの場合最大 FFh まで、
7 ビットデバイスの場合最大 7Fh までインクリメントし
ます。ワイパ値は、フルスケール (8 ビットデバイス =
FFh、7 ビットデバイス = 7Fh) に達すると、それ以上
インクリメントしません。インクリメント コマンドと
現在の揮発性ワイパ値の関係の詳細は、表 7-4 を参照
してください。
単一インクリメントの動作は、CS ピンがアクティブ
(VIL) な間に発行するインクリメント コマンド バイト
しか必要としません。
ワイパが目的の位置までインクリメントしたら CS ピ
ンを VIH に設定し、SCK ピンの意図せぬ遷移でワイパ
設定が変化しないようにする必要があります。CS ピ
ンの VIH 駆動は、必要な最後のインクリメントが実行
されたら、デバイスの仕様範囲内でできるだけ早く実
行してください。
表 7-4:
インクリメント動作と揮発性ワイパ
値の関係
現在のワイパ設定
7 ビットの 8 ビットの ワイパ (W) の状態
ポテンショ ポテンショ
メータ
メータ
インクリメント
コマンドの
可否
7Fh
FFh
フルスケール
(W = A)
7Eh
40h
FEh
80h
W=N
3Fh
7Fh
可
3Eh
01h
7Eh
01h
W = N( スケール
中央 )
W=N
00h
00h
ゼロスケール
(W = B)
可
不可
 2014 Microchip Technology Inc.
MCP41HVX1
7.4.2
インクリメント コマンドは CS を立ち上げる事なく、
必要な条件が得られるまで繰り返し送信できます。
連続インクリメント
連続インクリメントが可能なのは、揮発性ワイパレジ
スタ ( アドレス 00h) に書き込む場合のみです。
連続コマンド ストリングを実行する場合、インクリメ
ント コマンドは他のあらゆる有効コマンドに続けて
実行できます。
図 7-7 に、連続インクリメント シーケンスを示します。
連続インクリメント コマンドを実行する場合、インク
リメント コマンドを受信するたびに、選択したワイパ
が n から n+1 に変更されます。ワイパ値は、8 ビット
デバイスの場合最大 FFh まで、7 ビットデバイスの場
合最大 7Fh までインクリメントします。ワイパ値は、
フルスケール (8 ビットデバイス = FFh、7 ビットデバ
イス = 7Fh) に達すると、それ以上インクリメントしま
せん。
(INCR COMMAND (n+1))
A
D
3
1
1
SDO
1
1
A
D
2
1
1
1
1
A
D
1
1
1
1
1
A
D
0
1
1
1
1
X
ワイパが目的の位置までインクリメントしたら CS ピ
ンを VIH に設定し、SCK ピンの意図せぬ遷移でワイパ
設定が変化しないようにする必要があります。CS ピ
ンの VIH 駆動は、必要な最後のインクリメントが実行
されたら、デバイスの仕様範囲内でできるだけ早く実
行します。
COMMAND BYTE
COMMAND BYTE
COMMAND BYTE
SDI
ワイパ端子は、コマンドの受信後 (8 番目のクロック )
に移動します。
(INCR COMMAND (n+2))
0
1
X
1
1
1
1
1 1* 1
1 0 0
1 1 1
1 1 1
A
D
3
1
0
1
1
A
D
2
1
0
1
1
A
D
1
1
0
1
1
A
D
0
1
0
1
1
X
(INCR COMMAND (n+3))
0
1
X
1
0
1
1
1 1* 1
0 0 0
1 0 0
1 1 1
A
D
3
1
0
0
1
A
D
2
1
0
0
1
A
D
1
1
0
0
1
A
D
0
1
0
0
1
0
1
X
X
1
0
0
1
1 1* 1 Note 1, 2
0 0 0 Note 3, 4
0 0 0 Note 3, 4
1 0 0 Note 3, 4
Note 1: 揮発性ワイパレジスタ (AD3:AD0 = 0h) への書き込み時のみ機能します。
2: 有効なアドレス / コマンドの組み合わせ
3: 無効なアドレス / コマンドの組み合わせ。
4: エラー条件が発生した場合 (CMDERR = L)、CMDERR 条件が解消されるまで (CS ピンを強制
的に非アクティブ状態に設定するまで )、後続の SDO ビットは全て Low に駆動されます。
図 7-7:
連続インクリメント コマンド - SDI と SDO の状態
 2014 Microchip Technology Inc.
DS20005207A_JP - p.55
MCP41HVX1
7.5
7.5.1
ワイパのデクリメント
デクリメント コマンドは 8 ビットのコマンドです。デ
クリメント コマンドは不揮発性ワイパのメモリ位置
に対してのみ発行できます。図 7-8 に、このコマンド
のフォーマットを示します。
揮発性ワイパのメモリ位置に対するデクリメント コ
マンドは、適切にフォーマットされたコマンド (8 ク
ロック ) の受信が完了してから、そのメモリ位置の内
容を変更します。
デクリメント コマンドは、最低のオーバーヘッドで揮
発性ワイパのメモリ位置の値を -1 変更する、高速で簡
単な方法を提供します。
COMMAND BYTE
(DECR COMMAND (n+1))
A
D
SDI
3
1
SDO 1
A
D
2
1
1
A
D
1
1
1
A
D
0
1
1
1
1
1
0
X
X
1 1* 1 Note 1, 2
1 0 0 Note 1, 3
Note 1: 揮発性ワイパレジスタ (AD3:AD0 = 0h)
への書き込み時のみ機能します。
2: 有効なアドレス / コマンドの組み合わせ
3: 無効なアドレス / コマンドの組み合わせ
を指定すると、CMDERR 条件が解消さ
れる まで (CS ピン を強制的 に非アク
ティブ状態に設定するまで )、後続の
SDO ビットは全て Lowに駆動されます。
4: このビット位置 (*) でコマンドエラー
(CMDERR) が発生した場合、CS ピンが
非アクティブ (VIH) に駆動されるまで、
後続の SDO ビットは全て Low に駆動さ
れます。
図 7-8:
Note:
デクリメント コマンド SDI と SDO の状態
表 7-2 に、デクリメント ワイパ コマンド
の有効アドレスを示します。その他のア
ドレスは無効です。
DS20005207A_JP - p.56
単一デクリメント
通常 CS ピンが非アクティブな状態 (VIH) から始まり
ますが、他のコマンドを実行した事で既にアクティブ
状態である場合もあります。
図 6-4 と図 6-5 に、単一デクリメントの波形例を示し
ます。デクリメント動作では、CS ピンをアクティブ
状態 (VIL) にする必要があります。通常 CS ピンは非ア
クティブ状態 (VIH) にあり、これがアクティブ状態 (VIL)
に駆動されます。その後、8 ビットのデクリメント コ
マンド ( コマンドバイト ) が SCK ピンのクロックに同
期して SDI ピンに入力されます。7 番目のクロックで、
SDO ピンに CMDERR ビットが駆動されます。
ワイパ値は、ワイパのフルスケール値 (8 ビットデバイ
スの場合 FFh、7 ビットデバイスの場合 7Fh) からデク
リメントします。ワイパレジスタの値がゼロスケール
(00h) に達すると、ワイパ値はそれ以上デクリメント
しません。デクリメント コマンドと現在の揮発性ワイ
パ値の関係の詳細は、表 7-5 を参照してください。
単一デクリメントの動作は、CSピンがアクティブ(VIL)
な間に投入するデクリメント コマンド バイトしか必
要としません。
ワイパが目的の位置までデクリメントしたら CS ピン
を VIH に設定し、SCK ピンの意図せぬ遷移でワイパ設
定が変化しないようにする必要があります。CS ピン
の VIH 駆動は、必要な最後のデクリメントが実行され
たら、デバイスの仕様範囲内でできるだけ早く実行し
てください。
表 7-5:
デクリメント動作と揮発性ワイパ値
の関係
現在のワイパ設定
7 ビットの 8 ビットの
ポテンショ ポテンショ
メータ
メータ
ワイパ (W) の状態
7Fh
FFh
フルスケール
(W = A)
7Eh
40h
FEh
80h
W=N
3Fh
7Fh
3Eh
01h
7Eh
01h
W=N
( スケール中央 )
W=N
00h
00h
ゼロスケール
(W = B)
デクリメント
コマンドの
可否
可
可
不可
 2014 Microchip Technology Inc.
MCP41HVX1
7.5.2
連続デクリメント
連続コマンド ストリングを実行する場合、デクリメン
ト コマンドは他のあらゆる有効コマンドに続けて実
行できます。
連続デクリメントが可能となるのは、揮発性ワイパレ
ジスタ ( アドレス 00h) に書き込む場合のみです。
ワイパ端子は、コマンドの受信後 (8 番目のクロック )
に移動します。
図 7-9 に、連続デクリメント シーケンスを示します。
連続デクリメント コマンドを実行する場合、デクリメ
ント コマンドを受信するたびに、選択したワイパが n
から n-1 に変更されます。ワイパ値は、ワイパのフル
スケール値 (8 ビットデバイスの場合 FFh、7 ビットデ
バイスの場合 7Fh) からデクリメントします。ワイパ
レジスタの値がゼロスケール (00h) に達すると、ワイ
パ値はそれ以上デクリメントしません。デクリメント
コマンドと現在の揮発性ワイパ値の関係の詳細は、表
7-5 を参照してください。
ワイパが目的の位置までデクリメントしたら CS ピン
を VIH に設定し、SCK ピンの「意図せぬ」遷移でワイ
パ設定が変化しないようにする必要があります。CS
ピンの VIH 駆動は、必要な最後のデクリメントが実行
されたら、デバイスの仕様範囲内でできるだけ早く実
行してください。
デクリメント コマンドは CS を立ち上げる事なく、必
要な条件が得られるまで繰り返し送信できます。
(DECR COMMAND (n-1))
A
D
3
1
1
SDO
1
1
SDI
A
D
2
1
1
1
1
A
D
1
1
1
1
1
A
D
0
1
1
1
1
X
COMMAND BYTE
COMMAND BYTE
COMMAND BYTE
(DECR COMMAND (n-1))
1
0
X
1
1
1
1
1 1* 1
1 0 0
1 1 1
1 1 1
A
D
3
1
0
1
1
A
D
2
1
0
1
1
A
D
1
1
0
1
1
A
D
0
1
0
1
1
X
(DECR COMMAND (n-1))
1
0
X
1
0
1
1
1 1* 1
0 0 0
1 0 0
1 1 1
A
D
3
1
0
0
1
A
D
2
1
0
0
1
A
D
1
1
0
0
1
A
D
0
1
0
0
1
1
0
X
X
1
0
0
1
1 1* 1 Note 1, 2
0 0 0 Note 3, 4
0 0 0 Note 3, 4
1 0 0 Note 3, 4
Note 1: 揮発性ワイパレジスタ (AD3:AD0 = 0h) への書き込み時のみ機能します。
2: 有効なアドレス / コマンドの組み合わせ
3: 無効なアドレス / コマンドの組み合わせ。
4: エラー条件が発生した場合 (CMDERR = L)、CMDERR 条件が解消されるまで (CS ピンを強制
的に非アクティブ状態に設定するまで )、後続の SDO ビットは全て Low に駆動されます。
図 7-9:
連続デクリメント コマンド - SDI と SDO の状態
 2014 Microchip Technology Inc.
DS20005207A_JP - p.57
MCP41HVX1
NOTES:
DS20005207A_JP - p.58
 2014 Microchip Technology Inc.
MCP41HVX1
8.0
アプリケーション例
8.1
適切な通信を確保するために、デバイス間のインター
フェイス信号の VIL、VIH、VOL、VOH レベルの互換性
を慎重に確認する必要があります。インターフェイス
信号は次の通りです。
•
•
•
•
•
•
CS
SCK
SDI
SDO
SHDN
WLAT
表 8-1 に、マイクロコントローラの最小 VOH に基づい
て計算した、MCP41HVX1 の最大 VL を示します。
VOH の仕様には通常電流負荷が指定され
ています。これは、ピンが外部回路を駆動
すると想定しているためです。ピンに負荷
が未接続の場合 ( または軽負荷の場合 )、
ピンの VOH がデバイスの VDD に近づく可
能性があります(出力ドライバ回路の実装
方法で異なります )。VOL については、無
負荷 ( または軽負荷 ) のピンがデバイスの
VSS に近づく可能性があります。
マイクロコントローラ例の VOH と VOL の
特性グラフは、PIC16F1934 のデータシー
ト (DS41364)、図 31-15 と図 31-16 を参
照してください。
WLAT
SHDN
図 8-1:
レールスプリット システムの例
表 8-1:
マイクロコントローラの VOH に
基づく MCP41HVX1 の VL 電圧
PIC® MCU
VDD (Min)
2.7 V
Note 1:
2:
図 8-2:
 2014 Microchip Technology Inc.
MCP41HVX1
SDI
CS
SCK
SDO
I/O
I/O
1.8 V
マイクロコントローラが低電圧レールで動作している
場合、マイクロコントローラの VOH が MCP41HVX1
の VIH より高く、マイクロコントローラの VIL は
MCP41HVX1 の VOL よりも高い必要があります。
Note:
PIC® MCU
SDO
CS
SCK
SDI
レールスプリット アプリケーション
レールスプリット アプリケーションとは 1 つのデバイ
スが 1 つの電圧レベル ( レール ) で動作し、2 番目の
デバイスがもう 1 つの電圧レベル ( レール ) で動作す
るものです。一般的なシナリオとして、マイクロコン
トローラを消費電力の節減等のためにより低い電圧レ
ベ ル で 動 作 さ せ、動 作 性 能 を 最 大 化 す る た め に
MCP41HVX1はより高い電圧レベルで動作させる場合
が考えられます。この構成を図 8-1 に示します。
3.0V
Voltage
Regulator
2.0V (1.8V min)
デジタル ポテンショメータは最新の電子回路に多数
使われています。最も一般的な用途として、設定点し
きい値の精密な校正、センサの調整、LCD のバイアス
調整、音声の減衰、電源の調整、モータ制御の過電流
トリップ設定、増幅器のゲイン調整、オフセット調整
等が挙げられます。
VOH (Min) (1)
MCP41HVX1
の VL (Max)
式 ( 負荷あり )
計算値
0.7 * VDD
1.26 V
2.8 V
0.8 * VDD
1.44 V
3.2 V
0.85 * VDD
1.53 V
3.4 V
0.9 * VDD
1.62 V
3.6 V
VDD
1.8 V
4.0 V
VDD - 0.7 V
1.1 V
2.44 V
0.7 * VDD
1.89 V
4.2 V
0.8 * VDD
2.16 V
4.8 V
0.9 * VDD
2.43 V
5.4 V
VDD
2.7 V
5.5 V
VOH の最低電圧はピンに接続された負荷で
決まります。負荷が小さい場合、出力電圧
の代表値はデバイスの VDD 電圧に近づき
ます。この特性は、デバイスの出力ドライ
バの設計によって異なります。
レールスプリット電圧は、マイクロコント
ローラと MCP41HVX1 の VIL、VIH、VOL、
VOH で決まります。
PIC® マイクロコントローラの
VOH 特性グラフ例 (VDD = 1.8 V)
DS20005207A_JP - p.59
MCP41HVX1
8.2
シャットダウン モードの使用
図 8-3 に、端子を個別に使ったアプリケーション回路
の例を示します。ワイパの接続を切断すると、トラン
ジスタ入力をバイアス電圧レベルにできます ( システ
ム電流を低減するために A または B または両方の端子
を切断する事を推奨します )。端子 A を切断すると、コ
モン B に対する RBW レオスタットの値に応じてトラ
ンジスタへの入力が変化します。端子 B を切断すると、
コモン A に対する RAW レオスタットの値に応じてト
ランジスタへの入力が変化します。コモン A とコモン
B は V+ と V- に接続できます。
8.3
高電圧 DAC
MCP41HVXX を使うと最大 36 V の高電圧 DAC を実装
できます。図 8-4 に、回路を示します。電圧出力を求
める計算式を式 8-1 に示します。
V+
High Voltage DAC
VD
D1
V+
+
OPA170
-
Common A
R2
MCP41HVXX
A
B
R1
Input
V+
+
OPA170
-
A
To base
of Transistor
(or Amplifier)
W
図 8-4:
高電圧 DAC
式 8-1:
DAC 出力電圧の計算
8 ビット
VOUT(N) =
B
x ( VD x ( 1 +
R1
))
R2
N = 0 ～ 255 (10 進数 )
Input
7 ビット
VOUT(N) =
Common B
Balance
図 8-3:
N
255
VOUT
Bias
N x ( V x ( 1 + R1 ) )
D
R2
127
N = 0 ～ 127 (10 進数 )
端子切断を使ったアプリケーション
回路例
DS20005207A_JP - p.60
 2014 Microchip Technology Inc.
MCP41HVX1
8.4
8.5
可変ゲイン計測用アンプ
オーディオのボリューム制御
MCP41HVXX と高電圧デュアル アナログ スイッチ、
高電圧計測用アンプを使って、可変ゲイン計測用アン
プを実装できます。
MCP41HVXX を使うとデジタル ボリューム制御を実
装できます。図 8-6 に、簡単なオーディオ ボリューム
制御の実装を示します。
ゲインを求める計算式を式 8-2 に示します。
図 8-7 に、参照電圧とのクロス検出回路を示します。
この回路の出力を使って、オーディオ ボリューム制御
回路の MCP41HVXX のワイパラッチを制御し、ジッ
パノイズを低減したり、異なるチャンネルを同時に更
新できます。
S8A
S1B
DB
V+
MCP41HVxx
ADG1207
S1A
DA
B
W
AD8221
A
VOUT
S8B
図 8-5:
式 8-2:
データ収集システム用の可変ゲイン
計測用アンプ
ゲインの計算
8 ビット
Gain(N) = 1 +
オペアンプ (U1) には MCP6001、汎用コンパレータ
(U2 と U3) には MCP6541 を使えます。U4 は単純な
AND ゲートです。
U1 が信号の 0 基準を確立します。コンパレータは上
限をオフセットよりも高く設定しています。電圧が
2.502 ～ 2.497 V (0.005 V ウィンドウ ) のレンジに入
るたびに WLAT ピンが High になります。
VIN 信号はコンデンサ C1 で回路に AC 結合されてか
ら、ウィンドウを設定されたコンパレータ ( および
MCP41HVXX の端子 A) に入力されます。
49.4 k
(N / 255) x RAB
V+
N = 0 ～ 255 (10 進数 )
7 ビット
Gain(N) = 1 +
MCP41HVXX
A
VIN
V+
VL
GND
49.4 k
(N / 127) x RAB
+
SDI
SCK B
WLAT
N = 0 ～ 127 (10 進数 )
VOUT
V-
V-
図 8-6:
オーディオのボリューム制御
+5V
VIN
R3
100 k
C1
1 µF
+5V
+
R4
R1 200 k
90 k
U2
U4
R2
10 k
+5V
U1
+
-
図 8-7:
 2014 Microchip Technology Inc.
WLAT
+5V
+
U3
R5
100 k
参照電圧とのクロス検出
DS20005207A_JP - p.61
MCP41HVX1
8.6
8.7
プログラマブル電源
ADP1611 は昇圧型 DC/DC スイッチング コンバータ
です。MCP41HVXX を使う事で、最大 20 V までプロ
グラム可能な電源を実装できます。図 8-7 に、プログ
ラマブル電源の実装を示します。
式 8-3 に、プログラマブル電源の出力電圧を求める計
算式を示します。この出力は、MCP41HVXX の RBW
抵抗と R2 抵抗で発生させます。ADP1611 は FB ピン
を 1.23 V に保てるように、出力電圧を調整します。
電源が接続されると、L1 は短絡回路として機能し、
VOUT は +5 V 電圧からダイオード 1 段分低い電圧にな
ります。VOUT 電圧はプログラムされた値にランプアッ
プします。
MCP41HVXX
(100 k)
V+
A
W
C1
0.1 µF
B
R1
8.5 k
C3
22 nF
ADP1611
IN
RT
FB SW
N * RAB
255
R2
R1B
R2B
150 k
15 k
10 pF
D1
R3B
50 k
+15V
U2
+
VOUT
-15V
C5
10 µF
C1
V+
A
W
B
V-
+15V
+
U1
-15V
10 pF
R1A
R3A
50 k
R2A
150 k 14.95 k
R4
500
VL
IL
))
図 8-9:
N = 0 ～ 255 (10 進数 )
N * RAB
127
R2
x VW
R1A * R3A
4.7 µF
MCP41HVXX
電源出力電圧の計算
VOUT(N) = 1.23V x ( 1 + (
(R2A + R3A)
IL =
C2
R2
220 k
式 8-3:
負荷電流 (IL)
L1
SS
COMP
プログラマブル電源
7 ビット
式 8-4:
C2
10 µF
図 8-8:
VOUT(N) = 1.23V x ( 1 + (
MCP41HVXX を使うとプログラマブル双方向電流源
を実装できます。図 8-9 に、U1 と U2 が連動して必要
な電流を ( 選択したデバイスに応じて ) 双方向に供給
する実装を示します。安定性を向上するために、回路
は対称です (R1A = R1B、R2A = R2B、R3A = R3B)。こ
れらの抵抗値が一致した場合の負荷電流 (IL) は次式で
求められます。
+5V
C4
150 pF
8 ビット
プログラマブル双方向電流源
プログラマブル双方向電流源
))
N = 0 ～ 127 (10 進数 )
DS20005207A_JP - p.62
 2014 Microchip Technology Inc.
MCP41HVX1
8.8
LCD コントラスト制御
8.9
MCP41HVXX を使うと LCD のコントラスト制御を実
装できます。図 8-10 に、簡単なプログラマブル LCD
コントラスト制御の実装を示します。
表 8-2 に、SPI シリアル インターフェイスの各コマン
ドの時間と、デジタル インターフェイスで対応できる
実効データ更新レートを示します (SPI シリアル イン
ターフェイスの 2 つの周波数に対する値を示します )。
シリアル インターフェイスの性能とワイパの応答時
間を使って、アプリケーションの揮発性ワイパレジス
タの更新レートを判断できます。
一部の LCD パネルは、最大 28 V の固定電源をサポー
トしています。高電圧デジタル ポテンショメータのワ
イパは、この全電圧レンジにわたってコントラスト調
整をサポートできます。
D1
VOUT (LCD Bias)
uController
SDO
SCK
CS
MCP41HVXX
C1
10 µF
シリアル インターフェイス通信の
時間
LCD Panel
Fixed
(up to +28V)
A
W
+16V to +26V
Contrast Adj.
B
図 8-10:
プログラマブル コントラスト制御
表 8-2:
シリアル インターフェイスの時間 / 周波数
例
コマンド
シリアル
シリアル
インターフェイス
インターフェイス
のビット数
転送バイト数
のビット数
コマンド時間 (µs)
実効データ
更新周波数 (kHz) (2)
1 MHz
10 MHz
1 MHz
10 MHz
1.6
62,500
625,000
単一バイト書き込み
16
1
16
16
連続バイト書き込み
N * 16
5
80
80
8
12,500
125,000
16
1
16
16
1.6
62,500
625,000
N * 16
5
80
80
8
12,500
125,000
8
1
8
8
0.8
125,000
1,250,000
N*8
5
40
40
4
25,000
250,000
8
1
8
8
0.8
125,000
1,250,000
N*8
5
40
40
4
25,000
250,000
バイト読み出し
連続バイト読み出し
ワイパのインクリメント
連続インクリメント
ワイパのデクリメント
連続デクリメント
Note 1:
2:
START ビットと STOP ビットを含みます。
コマンド周波数に転送するバイト数を乗じた値です。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.63
MCP41HVX1
8.10
8.10.2
設計に関する注意事項
レイアウトに関する注意事項
MCP41HVX1 を使うシステムの設計では、次の点を考
慮する必要があります。
MCP41HVX1 を使うシステムのレイアウト設計では、
次の点を考慮する必要があります。
• 電源に関する注意事項
• レイアウトに関する注意事項
• ノイズ
• PCB の面積要件
• 消費電力
通常のアプリケーションでは、電源トレースに発生す
る可能性がある高周波ノイズを除去するためにバイパ
ス コンデンサが必要です。このようなノイズ源がシグ
ナル インテグリティに及ぼす影響を最小限に抑える
には、バイパス コンデンサが有効です。図 8-11 に、適
切なバイパス方法を示します。
この例のバイパス コンデンサの推奨値は 0.1 µF です。
このコンデンサは、できるだけデバイスの電源ピン
(VL) に近付ける必要があります (4 mm 以内 )。
これらのデバイスにはできる限りクリーンな電源を供
給する必要があります。アプリケーション回路にデジ
タル用とアナログ用に独立した電源がある場合、V+ と
V- はアナログプレーンに配置する必要があります。
8.10.2.1
ノイズ
誘導結合された AC 過渡ノイズとデジタル スイッチン
グ ノイズは、入出力信号のシグナル インテグリティ
を劣化させ、MCP41HVX1 の性能を阻害します。基板
を慎重にレイアウトする事により、これらの影響を最
小限に抑え、S/N 比 (SNR) を改善する事ができます。
デバイスの性能を最大限に引き出すには、低インダク
タンスのグランドプレーンを備える多層基板の使用、
入力の絶縁、出力の絶縁、適切なデカップリングが重
要です。特に過酷な環境では、重要な信号にシールド
が必要かもしれません。
低ノイズ化が必要な場合、ブレッドボードやワイヤ
ラップ ボードは適しません。
8.10.2.2
VDD
0.1 µF
V+
表 8-3:
V-
W
B
DGND
図 8-11:
SDI
SDO
MCP41HVXX
A
SCK
PIC® Microcontroller
0.1 µF
0.1 µF
パッケージのフットプリント (1)
パッケージ
パッケージのフットプリント
寸法 (mm)
14
20
タイプ
コード
TSSOP
QFN
ST
MQ
X
Y
5.10
5.00
6.40
5.00
32.64
25.00
1.31
1
Note 1: 推奨ランドパターン寸法は含まれていま
せん。
CS
V-
アプリケーションによっては、PCB 面積がデバイス選
択の判断基準になります。表 8-3 に、各種パッケージ
オプションのパッケージ寸法と面積を示します。この
表には、最小面積パッケージに対する面積比も記載し
ています。スペース要件の厳しいアプリケーションに
は QFN パッケージが適しています。
ピン
VL
PCB の面積要件
面積比
電源に関する注意事項
面積 (mm2)
8.10.1
VSS
マイクロコントローラとの代表的な
接続方法
DS20005207A_JP - p.64
 2014 Microchip Technology Inc.
MCP41HVX1
8.10.3
抵抗の温度係数
抵抗の温度係数 (Tempco) の特性曲線は、デバイスの
特性グラフに示されています。
これらの特性曲線から、抵抗ネットワークが温度上昇
に伴う抵抗変化を補正するように設計されている事が
わかります。この手法により、抵抗ネットワークの両
端抵抗 RAB の変動が低減されます。
8.10.3.1
消費電力
高電圧デジタル ポテンショメータの消費電力は、ほと
んどの場合、抵抗ネットワークで消費される電力で決
まります。
表 8-4 に、端子 A = +18 V、端子 B = -18 V の場合の抵
抗ラダー (RAB) の消費電力を示します。これは、端子
電流25 mAの仕様に基づくワーストケースの消費電力
ではありません。表 8-4 に、抵抗ネットワークあたり
のワーストケース電流を示します。これは、抵抗 RAB
の値に依存しません。
表 8-4:
RAB 抵抗 ()
Typ
Min
Max
5,000
4,000
6,000
| VA | + |VB | =
(V)
電力
(mW) (1)
36
324
10,000
8,000
12,000
36
162
50,000
40,000
60,000
36
32.4
80,000 120,000
36
16.2
100,000
Note 1: 電力 = V * I =
表 8-5:
V2
/ RAB (Min).
RBW による消費電力
RAB ()
(Typ.)
| VW | + |VB | =
(V)
IBW (2)
(mA)
電力
(mW) (1)
5,000
36
25
900
10,000
36
12.5
450
50,000
36
6.5
234
100,000
36
6.5
234
Note 1:
2:
 2014 Microchip Technology Inc.
RAB による消費電力
電力 = V * I
電気的仕様(IW (Max))を参照してください。
DS20005207A_JP - p.65
MCP41HVX1
NOTES:
DS20005207A_JP - p.66
 2014 Microchip Technology Inc.
MCP41HVX1
9.0
デバイス オプション
9.1
標準オプション
9.1.1
9.2
カスタム オプションも提供しています。
9.2.1
POR/BOR 時のワイパ設定
ワイパ設定の既定値 ( スケール中央 ) は、3 桁の接尾辞
-202、-502、-103、-503 で示します。表 9-1 に、デバ
イス設定の既定値を示します。
RAB
(Typ.)
POR/BOR 時のワイパ設定選択の
既定値
パッケージ
コード
表 9-1:
5.0 k -502
10.0 k -103
50.0 k -503
100.0 k -104
POR 時の
ワイパ設定の
既定値
デバイスの
分解能
ワイパ
コード
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
スケール
中央
8 ビット
7Fh
7 ビット
3Fh
 2014 Microchip Technology Inc.
カスタム オプション
POR/BOR 時のカスタムワイパ値
ワイパのカスタム設定は、NSCAR プロセスで指定で
きます。
Note 1: カスタム設定デバイスには NRE (NonRecurring Engineering) がかかり、最低発
注量条件を満たす必要があります。詳細
は、弊社代理店へお問い合わせください。
2: カスタム設定デバイスには、カスタム デ
バイス マーキングを行います。
DS20005207A_JP - p.67
MCP41HVX1
NOTES:
DS20005207A_JP - p.68
 2014 Microchip Technology Inc.
MCP41HVX1
10.0
開発サポート
10.1
開発ツール
10.2
MCP41HVX1 の設計と評価を支援するため、各種開発
ツールを提供しています。表 10-1 に、販売中のツール
を記載します。
技術文書
設計と開発を支援する各種の技術文書をご用意してい
ます。これらの技術文書にはアプリケーション ノー
ト、技術概要、設計ガイドが含まれます。表 10-2 に、
これらの文書の一部を示します。
図10-1に、
MCP41HVX1の評価を容易にするTSSOP20EV
評価用ボードの実装方法を示します。評価では、揮発
性ワイパの位置と TCON レジスタの状態の制御に、
PICkit™ シリアル アナライザを使えます。
図 10-2 に、MCP41HVX1 を評価するための SOIC14EV
評価用ボードの実装方法を示します。PICkit シリアル
アナライザを使う場合、ヘッダ H1 の接続に互換性がな
いため別売りの BFMP (Baseline Flash Microcontroller
Programmer) が必要です。
これらの基板は、Microchip 社のウェブサイト
(www.microchip.com) より直接ご購入頂けます。
表 10-1:
開発ツール
基板名
製品番号
コメント
20 ピン TSSOP/SSOP 評価用ボード
TSSOP20EV
PICkit シリアル アナライザに簡単に接続できます
( 注文番号 : DV164122)
14 ピン SOIC/TSSOP/DIP 評価用ボード
SOIC14EV
表 10-2:
技術文書
ア プ リ ケ ー シ ョ ン タイトル
ノート番号
文書番号
TB3073
Implementing a 10-bit Digital Potentiometer with an 8-bit Digital Potentiometer
DS93073
AN1316
Using Digital Potentiometers for Programmable Amplifier Gain
DS01316
AN1080
デジタル ポテンショメータの抵抗値のばらつきについて
DS01080
AN737
Using Digital Potentiometers to Design Low-Pass Adjustable Filters
DS00737
AN692
Using a Digital Potentiometer to Optimize a Precision Single Supply Photo Detect DS00692
AN691
Optimizing the Digital Potentiometer in Precision Circuits
DS00691
AN219
Comparing Digital Potentiometers to Mechanical Potentiometers
DS00219
-
デジタル ポテンショメータ設計ガイド
DS22017
-
Signal Chain Design Guide
DS21825
-
車載アプリケーション用アナログ ソリューション デザイン ガイド
DS01005
 2014 Microchip Technology Inc.
DS20005207A_JP - p.69
MCP41HVX1
MCP41HVx1-xxxE/ST
installed in U3 (bottom 14 pins of TSSOP-20 footprint)
Connected to
Digital Ground
(DGND) Plane
Connected to
Digital Power (VL) Plane
1.0 µF
VL
0
V+
SCK
41HVx1
P0A
CS
SDI
P0W
P0B
0
SDO
WLAT
SHDN
0
Four blue wire jumpers to connect
PICkit™ Serial interface (SPI) to device pins
図 10-1:
0
Through-hole Test
Point (Orange)
Wiper 0
P0B pin shorted
(jumpered) to
V- pin
V0
P0A pin shorted
(jumpered) to
V+ pin
DGND
NC
1x6 male header, with 90° right angle
TSSOP20EV を使ったデジタル ポテンショメータ評価用ボードの回路
DS20005207A_JP - p.70
 2014 Microchip Technology Inc.
1.0 µF
P0W
VDGND
NC
SHDN
0
図 10-2:
0
0
WLAT
SDO
SDI
P0B
MCP41HVX1
CS
P0A
SCK
VL
0
V+
MCP41HVX1
SOIC14EV を使ったデジタル ポテンショメータ評価用ボードの回路
 2014 Microchip Technology Inc.
DS20005207A_JP - p.71
MCP41HVX1
NOTES:
DS20005207A_JP - p.72
 2014 Microchip Technology Inc.
MCP41HVX1
11.0
パッケージ情報
11.1
パッケージのマーキング情報
Example
14-Lead TSSOP (4.4 mm)
XXXXXXXX
YYWW
NNN
41H51502
E320
256
Part Number
Code
Part Number
Code
MCP41HV51-502E/ST
41H51502
MCP41HV31-502E/ST
41H31502
MCP41HV51-103E/ST
41H51103
MCP41HV31-103E/ST
41H31103
MCP41HV51-503E/ST
41H51503
MCP41HV31-503E/ST
41H31503
MCP41HV51-104E/ST
41H51104
MCP41HV31-104E/ST
41H31104
20-Lead QFN (5x5x0.9 mm)
Example
PIN 1
PIN 1
41HV31
502E/MQ
e3
凡例 :
Note:
1320256
Part Number
Code
Part Number
MCP41HV51-502E/MQ
502E/MQ
MCP41HV31-502E/MQ
502E/MQ
MCP41HV51-103E/MQ
103E/MQ
MCP41HV31-103E/MQ
103E/MQ
MCP41HV51-503E/MQ
503E/MQ
MCP41HV31-503E/MQ
503E/MQ
MCP41HV51-104E/MQ
104E/MQ
MCP41HV31-104E/MQ
104E/MQ
XX...X
Y
YY
WW
NNN
e3
*
Code
お客様固有情報
年コード ( 西暦の下 1 桁 )
年コード ( 西暦の下 2 桁 )
週コード (1 月の第 1 週が「01」)
英数字のトレーサビリティ コード
つや消し錫 (Sn) の使用を示す鉛フリーの JEDEC マーク
本パッケージは鉛フリーです。鉛フリー JEDEC マーク ( e3 )
は外箱に表記しています。
Microchip 社の製品番号が 1 行に収まりきらない場合は複数行を使います。
この場合お客様固有情報に使える文字数が制限されます。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.73
MCP41HVX1
14 ピン プラスチック薄型シュリンク スモール アウトライン (ST) - 4.4 mm ボディ [TSSOP]
Note:
最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification
(Microchip 社パッケージ仕様 )」を参照してください。
http://www.microchip.com/packaging
Microchip Technology Drawing C04-087C シート 1 / 2
DS20005207A_JP - p.74
 2014 Microchip Technology Inc.
MCP41HVX1
14 ピン プラスチック薄型シュリンク スモール アウトライン (ST) - 4.4 mm ボディ [TSSOP]
Note:
最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification
(Microchip 社パッケージ仕様 )」を参照してください。
http://www.microchip.com/packaging
単位
ピン数
寸法限界
N
MIN
ミリメートル
NOM
MAX
14
ピッチ
e
全高
A
-
-
1.20
モールド パッケージ厚
A2
0.80
1.00
1.05
スタンドオフ
A1
0.05
-
0.15
全幅
E
モールド パッケージ幅
E1
4.30
4.40
4.50
モールド パッケージ長
D
4.90
5.00
5.10
足長
L
0.45
0.60
0.75
フットプリント
0.65 BSC
6.40 BSC
(L1)
1.00 REF
足角

ピン厚
c
0°
0.09
-
8°
0.20
ピン幅
b
0.19
-
0.30
-
Notes:
1. ピン 1 のビジュアル インデックスの場所にはばらつきがありますが、必ず斜線部分内にあります。
2. D と E1 の寸法はバリを含みません。バリは側面から 0.15 mm を超えません。
3. 寸法と許容誤差は ASME Y14.5M に準拠しています。
BSC: 基本寸法、理論的に正確な値、許容誤差なしで表示
REF: 参考寸法、通常は許容誤差を含まない、情報としてのみ使われる値
Microchip Technology Drawing No. C04-087C シート 2 / 2
 2014 Microchip Technology Inc.
DS20005207A_JP - p.75
MCP41HVX1
14 ピン プラスチック薄型シュリンク スモール アウトライン (ST) - 4.4 mm ボディ [TSSOP]
Note:
最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification
(Microchip 社パッケージ仕様 )」を参照してください。
http://www.microchip.com/packaging
単位
コンタクトピッチ
寸法限界
E
コンタクトパッド間隔
C1
コンタクトパッド幅 (X14)
X1
コンタクトパッド長 (X14)
Y1
パッド間距離
G
MIN
ミリメートル
NOM
MAX
0.65 BSC
5.90
0.45
1.45
0.20
Notes:
1.
寸法と許容誤差は ASME Y14.5M に準拠しています。
BSC: 基本寸法、理論的に正確な値、許容誤差なしで表示
Microchip Technology Drawing No. C04-2087A
DS20005207A_JP - p.76
 2014 Microchip Technology Inc.
MCP41HVX1
20 ピン プラスチック クワッド フラット、リードレス パッケージ (ML) - 4x4x0.9 mm ボディ [QFN]
Note:
最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification
(Microchip 社パッケージ仕様 )」を参照してください。
http://www.microchip.com/packaging
D
D2
EXPOSED
PAD
e
E2
2
E
b
2
1
1
K
N
N
NOTE 1
TOP VIEW
L
BOTTOM VIEW
A
A1
A3
単位
ピン数
寸法限界
N
MIN
ミリメートル
NOM
MAX
20
ピッチ
e
全高
A
0.80
0.50 BSC
0.90
1.00
スタンドオフ
A1
0.00
0.02
0.05
コンタクト厚
A3
0.20 REF
全幅
E
4.00 BSC
露出パッド幅
E2
全長
D
露出パッド長
D2
2.60
2.70
2.80
コンタクト幅
b
0.18
0.25
0.30
コンタクト長
L
0.30
0.40
0.50
コンタクト - 露出パッド間距離
K
0.20
-
-
2.60
2.70
2.80
4.00 BSC
Notes:
1. ピン 1 のビジュアル インデックスの場所にはばらつきがありますが、必ず斜線部分内にあります。
2. パッケージは切削切り出しされています。
3. 寸法と許容誤差は ASME Y14.5M に準拠しています。
BSC: 基本寸法、理論的に正確な値、許容誤差なしで表示
REF: 参考寸法、通常は許容誤差を含まない、情報としてのみ使われる値
Microchip Technology Drawing No. C04-126B
 2014 Microchip Technology Inc.
DS20005207A_JP - p.77
MCP41HVX1
20 ピン プラスチック クワッド フラット、リードレス パッケージ (ML) - 4x4 mm ボディ [QFN]
コンタクト長 0.40 mm
Note:
最新のパッケージ図面については、以下のウェブページにある「Microchip Packaging Specification
(Microchip 社パッケージ仕様 )」を参照してください。
http://www.microchip.com/packaging
単位
コンタクトピッチ
寸法限界
E
MIN
ミリメートル
NOM
MAX
0.50 BSC
オプションのセンターパッド幅
W2
2.50
オプションのセンターパッド長
T2
2.50
コンタクトパッド間隔
C1
3.93
コンタクトパッド間隔
C2
3.93
コンタクトパッド幅
X1
コンタクトパッド長
Y1
パッド間距離
G
0.30
0.73
0.20
Notes:
1.
寸法と許容誤差は ASME Y14.5M に準拠しています。
BSC: 基本寸法、理論的に正確な値、許容誤差なしで表示
Microchip Technology Drawing No. C04-2126A
DS20005207A_JP - p.78
 2014 Microchip Technology Inc.
MCP41HVX1
補遺 A:
改訂履歴
リビジョン A (2013 年 5 月 )
• 本書の初版です。
補遺 B:
用語
この補遺では、本書で使われている用語とパラメータ
の計測方法を説明します。
B.1
ポテンショメータ ( 分圧器 )
ポテンショメータ構成とは、デバイスの 3 つの端子の
全てが回路内で異なるノードに接続されるものを言い
ます。この構成でポテンショメータは入力電圧に比例
する電圧を出力できます。分圧器モードと呼ばれる場
合もあります。ポテンショメータは、図 B-1 に示す通
り、2 つの端点の間でワイパ位置を調整し、可変電圧
を供給します。A および B 端子の極性を反転しても、
動作に影響はありません。
V1
A
V3
W
B
V2
図 B-1:
ポテンショメータ構成
RAB 抵抗の温度係数が最小となるように設計してい
ます。このコンフィグレーションでは、全ての抵抗が
一様に変化するため、変動が最小化されます。
B.2
レオスタット ( 可変抵抗 )
レオスタット構成とは、デジタル ポテンショメータの
3 つの端子のうち 2 つを回路内の抵抗素子として使う場
合を言います。端子 W( ワイパ ) と、端子 A または端子
B のどちらか一方で可変抵抗を形成します。抵抗は、
ワイパのタップ設定およびワイパ抵抗で決まります。
抵抗はワイパ設定を変更して制御します。図 B-2 に、
使用可能な 2 つの抵抗を示します。A および B 端子の
極性を反転しても、動作に影響はありません。
A
RAW or
W
RBW
B
Resistor
図 B-2:
 2014 Microchip Technology Inc.
レオスタット構成
DS20005207A_JP - p.79
MCP41HVX1
B.3
式 B-2:
分解能
分解能とはフルスケール レンジを分割するワイパの
出力状態の数です。8 ビットデジタル ポテンショメー
タの場合、分解能は 28 であり、これはデジタル ポテ
ンショメータのワイパコードの範囲が 0 ～ 255 である
事を意味します。
B.4
R/W の計算
RW(Measured) =
(VW - VA)
IWB
VA = 端子 A ピンの電圧
VW = 端子 B ピンの電圧
IWB = W ピンと B ピン間で計測した電流
ステップ抵抗 (RS)
抵抗のステップサイズ (RS) は、抵抗ラダーの 1 LSb に
相当します。式 B-1 に、ステップ抵抗 (RS) の計算式を
示します。
ポテンショメータで構成する分圧器アプリケーション
のワイパ抵抗は大きな誤差要因にはなりません ( ワイ
パ抵抗は W ピンの出力電圧に影響を与えません )。
式 B-1:
レオスタット アプリケーションのワイパ抵抗は、ワイ
パがゼロスケール (00h) に近づくにつれて顕著な非直
線性を示す場合があります。公称抵抗が小さいほど、
誤差が大きくなる可能性があります。
RS の計算
Ideal
RS(Ideal) =
RAB
N
2 -1
or
(VA - VB) / IAB
2N -1
Measured
RS(Measured) =
(VW(@FS) - VW(@ZS)) / IAB
2N - 1
あるいは :
2N - 1 = 255 (MCP41HV51/61)
= 127 (MCP41HV31/41)
VA = 端子 A ピンの電圧
VB = 端子 B ピンの電圧
IAB = A ピンと B ピン間で計測した電流
B.6
RZS 抵抗
抵抗ラダーと端子 B ピン間のアナログスイッチにより
抵抗が発生します。これをゼロスケール抵抗 (RZS) 抵
抗と呼びます。式 B-3 に、この抵抗の計算方法を示し
ます。
式 B-3:
R/ZS の計算
RZS(Measured) =
(VW(@ZS) - VB)
IAB
VW(@FS) =フルスケール コード (FFh または 7Fh) で
計測した W ピンの電圧
VW(@ZS) = ゼロスケール ワイパコードでの
端子 W ピンの電圧を示す
VW(@ZS) = ゼロスケール コード (00h) で計測した
W ピンの電圧
VB = 端子 B ピンの電圧
IWB = A ピンと B ピン間で計測した電流
B.5
ワイパ抵抗
B.7
RFS 抵抗
ワイパ抵抗とは、選択した抵抗ラダーのノードをワイ
パ端子のコモン信号に接続するアナログスイッチの直
列抵抗です ( 図 5-1 参照 )。
抵抗ラダーと端子 A ピン間のアナログスイッチにより
抵抗が発生します。これをフルスケール抵抗 (RFS) 抵
抗と呼びます。式 B-4 に、この抵抗の計算方法を示し
ます。
揮発性ワイパレジスタの値は、W 端子を抵抗ラダーの
選択したノードに接続するために、どのアナログス
イッチを閉じるかを選択します。
式 B-4:
抵抗は、アナログスイッチのソース、ゲート、ドレイ
ンノードの電圧、およびデバイスのワイパコード、温
度、スイッチを通して流れる電流で決まります。デバ
イスの電圧が低下するにつれて、ワイパ抵抗は増加し
ます。
ワイパ抵抗は、W 端子および B 端子を通して強制的に
電流 (IWB) を流し、W 端子および A 端子の電圧 (VW と
VA) を計測する事で得られます。式 B-2 に、この抵抗
の計算方法を示します。
RFS の計算
RFS(Measured) =
(VA - VW(@FS))
IAB
VA = 端子 A ピンの電圧
VW(@FS) = フルスケール ワイパコードでの
端子 W ピンの電圧を示す
IWB = A ピンと B ピン間で計測した電流
B.8
最下位ビット (LSb)
連続する 2 つのコード ( 抵抗または電圧 ) の間の差です。
特定の出力レンジをデバイスの分解能で割って求め
ます ( 式 B-5)。
DS20005207A_JP - p.80
 2014 Microchip Technology Inc.
MCP41HVX1
式 B-5:
B.9
LSb の計算
Ideal
LSb(Ideal) =
In Resistance
RAB
In Voltage
VA - VB
2N -1
2N - 1
単調動作
単調動作とは、デバイスの出力 ( 抵抗 (RBW) または電
圧 (VW)) が、ワイパレジスタを 1 コードステップ (LSb)
インクリメントするごとに増加していく動作です。
VS64
0x40
Measured
LSb(Measured) =
(VW(@FS) - VW(@ZS)) / IAB
VW(@FS) - VW(@ZS)
2N - 1
2 - 1 = 255 (MCP41HV51/61)
= 127 (MCP41HV31/41)
VA = 端子 A ピンの電圧
VB = 端子 B ピンの電圧
VAB = A ピンと B ピン間で計測した電圧
IAB = A ピンと B ピン間で計測した電流
VW(@FS) = フルスケール コード (FFh または 7Fh) で
計測した W ピンの電圧
VW(@ZS) = ゼロスケール コード (00h) で計測した
W ピンの電圧
Wiper Code
2N - 1
N
VS63
0x3F
0x3E
VS3
0x03
VS1
0x02
0x01
VS0
0x00
VW (@ tap)
n=?
VW = VSn + VZS(@ Tap 0)
n=0
Voltage (VW ~= VOUT)
図 B-3:
コードに対する理論上の VW 出力
( 単調動作 )
RS63
0x3F
RS62
Digital Input Code
0x3E
0x3D
RS3
0x03
RS1
0x02
0x01
0x00
RS0
RW
(@ tap)
n=?
RBW =
RSn + RW(@ Tap n)
n=0
Resistance (RBW)
図 B-4:
 2014 Microchip Technology Inc.
コードに対する理論上の RBW 出力
( 単調動作 )
DS20005207A_JP - p.81
MCP41HVX1
B.10
フルスケール誤差 (EFS)
B.11
フルスケール誤差 ( 図 B-5 参照 ) は、デバイスのワイ
パ レジスタ コードの最大値 (8 ビットの場合コード
FFh、7 ビットの場合コード 7Fh) で発生する、期待 VW
電圧 ( 理論値 ) に対する VW ピンの誤差です。式 B-6
を参照してください。誤差は、VOUT ピンに接続され
た ( かつ、VSS または VDD 等に接続された ) 抵抗性負
荷に依存します。負荷 (VSS に接続されたもの ) が仕様
よりも大きいと、フルスケール誤差が増加します。
ビット単位のエラーは理論上の電圧ステップサイズの
LSb に基づいて決まります。
Note:
式 B-6:
アナログスイッチのリークは温度と共に増
加します。このリークは高温 (> ～ 100 ℃ )
で著しく増加します。
アナログスイッチのリークが増えるとフ
ルスケール出力値が減少し、これによっ
てフルスケール誤差が増加します。
ゼロスケール誤差 (EZS)
ゼロスケール誤差 ( 図 B-6 参照 ) とは、ワイパ レジス
タ コードを 00h とした場合の VOUT 電圧の理想値と計
測値の差です ( 式 B-7)。誤差は、VOUT ピンに接続さ
れた ( かつ、VSS または VDD 等に接続された ) 抵抗性
負荷で決まります。負荷 (VDD に接続されたもの ) が仕
様よりも大きいと、ゼロスケール誤差が増加します。
ビット単位のエラーは理論上の電圧ステップサイズの
LSb に基づいて決まります。
Note:
アナログスイッチのリークは温度と共に増
加します。このリークは高温 (> ～ 100 ℃ )
で著しく増加します。
アナログスイッチのリークが増えるとゼ
ロスケール出力値が減少し、これによっ
てゼロスケール誤差が減少します。
式 B-7:
フルスケール誤差
ゼロスケール誤差
EZS =
VW(@FS) - VA
EFS =
VLSb(IDEAL)
EFS は LSb 単位で表す
VW@FS) はワイパレジスタ コードがフルスケールの
場合の VW 電圧を示す
VIDEAL(@FS) はワイパレジスタ コードがフルスケールの
VA
VFS
Actual
Transfer
Function
VW
VW
Actual
Transfer
Function
VZS
VB
Full-Scale
Error (EFS)
Ideal Transfer
Function
VLSb(IDEAL)
EFS は LSb 単位で表す
VW@ZS) はワイパレジスタ コードがゼロスケールの
場合の VW 電圧を示す
VLSb(IDEAL) は理論上の電圧ステップサイズを示す
場合の理想の出力電圧を示す
VLSb(IDEAL) は理論上の電圧ステップサイズを示す
VA
VFS
VW@ZS)
VZS
VB
Ideal Transfer
Function
0
Zero-Scale
Error (EZS)
図 B-6:
Full-Scale
Wiper Code
ゼロスケール誤差の例
Full-Scale
0
Wiper Code
図 B-5:
フルスケール誤差の例
DS20005207A_JP - p.82
 2014 Microchip Technology Inc.
MCP41HVX1
B.12
積分非直線性 (P-INL)
ポテンショメータ構成
B.13
ポテンショメータ積分非直線性 (P-INL) 誤差とは、実
際の VW 伝達関数の、理想伝達関数 ( 直線 ) からの最
大偏差です。
MCP41HVX1 の P-INL は、ゼロスケールおよびフルス
ケールのワイパコード端点を使って計算します。PINL は LSb 単位で表します。P-INL を相対精度と呼ぶ
場合もあります。式 B-8 は、P-INL 誤差を LSb 単位で
求める計算式です。図 B-7 は、P-INL 精度の例です。
正の P-INL は VW 電圧が理想値よりも大きい事を意味
します。負の P-INL は VW 電圧が理想値よりも小さい
事を意味します。
Note:
式 B-8:
EINL =
アナログスイッチのリークは温度と共に増
加します。このリークは高温 (> ～ 100 ℃ )
で著しく増加します。
アナログスイッチのリークが増えるとワ
イパの出力電圧 (VW) が減少し、これが
INL 誤差に影響します。
ポテンショメータ微分非直線性 (P-DNL) 誤差 ( 図 B-8
参照 ) は、コード間の VW ステップサイズの計測値で
す。コード間の理想的なステップサイズは 1 LSb です。
P-DNL 誤差がゼロという事は、全てのコード幅が正確
に 1 LSb である事を意味します。P-DNL 誤差が 1 LSb
よりも小さければ、デジタル ポテンショメータの単調
出力とノー ミッシング コードを保証できます。隣接
する任意の 2 コード間の P-DNL 誤差は式 B-9 で計算
できます。
P-DNL 誤差は、理想コード幅からの実際のコード幅の
変動を表す計測値です。
Note:
( VW(@Code) - ( VLSb(Measured) * Code ))
VLSb(Measured)
INL は LSb 単位で表す
Code = ワイパレジスタ値
VW(@Code) = 特定のワイパレジスタ コード
を使用して計測した VW 出力
電圧を示す
VLSb = 理想 :
VAB / 分解能
計測 :
(VW(@FS) - VW(@ZS)) / 255
P-DNL 誤差
- VW(code = n) ) - VLSb(Measured) )
(V
EDNL = W(code = n+1)
VLSb(Measured)
DNL は LSb 単位で表す
VW(Code = n) = 特定のワイパレジスタ コードを
使用して計測した VW 出力電圧
を示す
VLSb = 理想 :
VAB / 分解能
計測 :
(VW(@FS) - VW(@ZS)) / # of RS
INL < 0
111
111
Actual
transfer
function
110
101
101
Wiper
Code
アナログスイッチのリークは温度と共に増
加します。このリークは高温 (> ～ 100 ℃ )
で著しく増加します。
アナログスイッチのリークが増えるとワ
イパの出力電圧 (VW) が減少し、これが
DNL 誤差に影響します。
式 B-9:
P-INL 誤差
110
微分非直線性 (P-DNL)
ポテンショメータ構成
Actual
transfer
function
Wiper 100
Code
011
100
011
Ideal transfer
function
010
Ideal transfer
function
010
Wide code, > 1 LSb
001
001
000
Narrow code < 1 LSb
000
INL < 0
VW Output Voltage
図 B-7:
P-INL 精度
 2014 Microchip Technology Inc.
VW Output Voltage
図 B-8:
P-DNL 精度
DS20005207A_JP - p.83
MCP41HVX1
B.14
積分非直線性 (R-INL)
レオスタット構成
B.15
レオスタット積分非直線性 (R-INL) 誤差とは、実際の
RBW 伝達関数の、理想伝達関数 ( 直線 ) からの最大偏
差です。
MCP41HVX1 の INL は、ゼロスケールおよびフルス
ケールのワイパコード端点を使って計算します。RINL は LSb 単位で表します。R-INL を相対精度と呼ぶ
場合もあります。式 B-10 は、R-INL 誤差を LSb 単位
で求める計算式です。図 B-9 は、R-INL 精度の例です。
正の R-INL は VOUT 電圧が理想値よりも大きい事を意
味します。負の R-INL は VOUT 電圧が理想値よりも小
さい事を意味します。
式 B-10:
R-INL 誤差
EINL =
( RBW(@code) - RBW(Ideal) )
RLSb(Ideal)
INL < 0
111
Wiper
Code
レオスタット微分非直線性 (R-DNL) 誤差 ( 図 B-10 参
照 ) は、実際の伝達関数におけるコード間の RBW ス
テップサイズの計測値です。コード間の理想的なス
テップサイズは 1 LSb です。R-DNL 誤差がゼロという
事は、全てのコード幅が正確に 1 LSb である事を意味
します。R-DNL 誤差が 1 LSb よりも小さければ、RBW
抵抗の単調出力とノー ミッシング コードを保証でき
ます。隣接する任意の 2 コード間の R-DNL 誤差は式
B-11 で計算できます。
R-DNL 誤差は、理想コード幅からの実際のコード幅の
変動を表す計測値です。R-DNL 誤差がゼロという事
は、全てのコード幅が正確に 1 LSb である事を意味し
ます。
式 B-11:
R-DNL 誤差
EDNL =
INL は LSb 単位で表す
RBW(Code = n) = T特定のワイパレジスタ コード
を使用して計測した RBW 抵抗
を示す
RLSb = 理想 :
RAB / 分解能
計測 :
RBW(@FS) / # of RS
110
微分非直線性 (R-DNL)
レオスタット構成
( VOUT(code = n+1) - VOUT(code = n) ) - VLSb(Measured) )
VLSb(Measured)
DNL は LSb 単位で表す
RBW(Code = n) = 特定のワイパレジスタ コード
を使用して計測したRBW抵抗を
示す
RLSb = 理想 :
RAB / 分解能
計測 :
RBW(@FS) / # of RS
Actual
transfer
function
101
111
100
110
011
Ideal transfer
function
010
001
101
Actual
transfer
function
Wiper 100
Code
011
Ideal transfer
function
010
000
INL < 0
RBW Resistance
図 B-9:
Wide code, > 1 LSb
001
000
Narrow code < 1 LSb
R-INL 精度
RBW Resistance
図 B-10:
DS20005207A_JP - p.84
R-DNL 精度
 2014 Microchip Technology Inc.
MCP41HVX1
B.16
総合誤差 (ET)
B.18
総合誤差 (ET) とは、VW 電圧の理想値と計測値の差
です。通常、システム性能を向上するために出力電圧
の校正機能が実装されています。
ビット単位のエラーは理論上の電圧ステップサイズの
LSb に基づいて決まります。
式 B-12 に、総合誤差の計算を示します。
Note:
アナログスイッチのリークは温度と共に
増加します。このリークは高温 (> ～ 100 ℃ )
で著しく増加します。
アナログスイッチのリークが増えるとワ
イパの出力電圧 (VW) が減少し、これが総
合誤差に影響します。
式 B-12:
ET =
総合誤差の計算
( VW_Actual(@code) - VW_Ideal(@Code) )
VLSb(Ideal)
最大コード遷移時のグリッチとは、ワイパレジスタ内
のコードの状態が変化した時にワイパピンに注入され
るインパルス エネルギです。通常はグリッチ波形の面
積として nV-Sec 単位で規定され、デジタルコードの
最上位ビット桁上げ点前後 1 LSb の変化に対して計測
します ( 符号付き 2 進数における例 : 01111111 から
10000000 または 10000000 から 01111111)。
B.19
デジタル フィードスルー
デジタル フィードスルーとは、デバイスのデジタル入
力ピンからのカップリングによってアナログ出力に発
生するグリッチです。グリッチ波形の面積を nV-Sec
単位で表し、デジタル入力ピンをフルスケール遷移さ
せて ( 例 : オール 0 からオール 1 またはその逆 ) 計測
します。デジタル フィードスルーはデジタル ポテン
ショメータが出力レジスタに書き込みを実行していな
い時に計測します。
B.20
ET は LSb 単位で表す
VW_Actual(@code) = 指定されたコードを使用し
て計測した W ピン出力電圧
VW_Ideal(@code) = 指定されたコードを使用し
て求めた W ピン出力電圧
( code * VLSb(Ideal) )
VLSb(Ideal) = VAB / # RS
8 ビット = VAB / 255
7 ビット = VAB / 127
最大コード遷移時のグリッチ
電源感受性 (PSS)
PSS は、電源電圧の変動によってデジタル ポテンショ
メータの出力 (VW または RBW) がどの程度の影響を受
けるかを示す値です。PSS は、デジタル ポテンショ
メータがスケール中央値を出力している時の、VDD の
変動に対する VW の変化の比率です。VDD を 5.5 V か
ら 2.7 V までステップ状に変化させながら、VW を計
測して、%/% 単位で表します。これは、VDD 電圧の
変化率 (%) に対する VW 出力電圧の変化率 (%) の割合
です。
式 B-13:
B.17
セトリングタイム
セトリングタイムとは、VW 電圧が新しい出力値に安
定するまでに要する遅延時間です。コードが遷移を開
始してから、VW 電圧が指定された精度範囲内に達す
るまでの時間を計測します。セトリング タイムは抵抗
ラダーとワイパスイッチのRC特性に関係しています。
MCP41HVX1 のセトリングタイムは、揮発性ワイパレ
ジスタがゼロスケールからフルスケール ( またはフル
スケールからゼロスケール ) に変化した時に、VW 電
圧が最終値の 0.5 LSb 以内に達するまでの遅延時間と
して計測しています。
 2014 Microchip Technology Inc.
PSS =
PSS の計算
( VW(@5.5V) - VW(@2.7V) ) / VW(@5.5V) )
(5.5V - 2.7V) / 5.5V
PSS は % / % 単位で表す
VW(@5.5V) = 5.5 V で計測した VW 出力電圧
VW(@2.7V) = 2.7 V で計測した VW 出力電圧
B.21
電源電圧除去比 (PSRR)
PSRR とは、電源電圧の変動によってデジタル ポテン
ショメータの出力がどの程度の影響を受けるかを示す
値です。PSRR は、デジタル ポテンショメータがフル
スケール値を出力している時の、VDD の変動に対する
VW の変化の比率です。VDD を± 10% 変化させて VW
を計測し (VA と VB 電圧は一定に保持 )、得られた比率
を dB または µV/V 単位で表します。
DS20005207A_JP - p.85
MCP41HVX1
B.22
レシオメトリック温度係数
レシオメトリック温度係数は、温度ドリフトによって
生じる RAW/RWB 比の誤差を定量化します。これは通
常、デジタル ポテンショメータを分圧器構成で使う場
合に重要な意味を持つ誤差です。
B.23
絶対温度係数
絶対温度係数は、温度ドリフトによって生じる両端抵
抗 ( 公称 RAB 抵抗 ) の誤差を定量化します。これは通
常、デバイスを可変抵抗構成で使う場合に重要な意味
を持つ誤差です。
抵抗の温度係数 (Tempco) の特性曲線はセクション 2.0
「代表的性能曲線」に記載されています。
B.24
-3 dB 帯域幅
W ピンの電圧が、A 端子に静的信号を印加した時の値
に対して -3 dB 低下する、A 端子の信号周波数です。出
力低下は抵抗ネットワークのRC特性によるものです。
B.25
抵抗ノイズ密度 (eN_WB)
デバイスの内部抵抗によって発生するランダムノイズ
です。スペクトル密度 (V/Hz) として規定されます。
DS20005207A_JP - p.86
 2014 Microchip Technology Inc.
MCP41HVX1
製品識別システム
ご注文または製品の価格または納期に関するお問い合わせは、弊社代理店にお問い合わせください。
PART NO.
Device
XXX
X
/XX
Resistance Temperature Package
Version
Range
Device:
MCP41HV31:
Single Potentiometer (7-bit) with
SPI Interface
MCP41HV31T: Single Potentiometer (7-bit) with
SPI Interface (Tape and Reel)
MCP41HV51: Single Potentiometer (8-bit) with
SPI Interface
MCP41HV51T: Single Potentiometer (8-bit) with
SPI Interface (Tape and Reel)
例:
a)
b)
c)
d)
a)
b)
Resistance
Version:
502 = 5 k
103 = 10 k
503 = 50 k
104 = 100 k
Temperature
Range:
E
Package:
ST = Plastic TSSOP-14, 14-lead
MQ = Plastic QFN-20 (5x5), 20-lead
c)
d)
MCP41HV51T-502E/ST
5 k, 8-bit, 14-LD TSSOP.
MCP41HV51T-103E/ST
10 k, 8-bit, 14-LD TSSOP.
MCP41HV31T-503E/ST
50 k, 7-bit, 14-LD TSSOP.
MCP41HV31T-104E/MQ
100 k, 7-bit, 20-LD QFN (5x5).
MCP41HV51T-502E/MQ
5 k, 8-bit, 20-LD QFN (5x5).
MCP41HV51T-103E/MQ
10 k, 8-bit, 20-LD QFN (5x5).
MCP41HV31T-503E/MQ
50 k, 7-bit, 20-LD QFN (5x5).
MCP41HV31T-104E/MQ
100 k, 7-bit, 20-LD QFN (5x5).
= -40°C to +125°C
 2014 Microchip Technology Inc.
DS20005207A_JP - p.87
MCP41HVX1
NOTES:
DS20005207A_JP - p.88
 2014 Microchip Technology Inc.
Microchip 社製デバイスのコード保護機能に関して以下の点にご注意ください。
•
Microchip 社製品は、該当する Microchip 社データシートに記載の仕様を満たしています。
•
Microchip 社では、通常の条件ならびに仕様に従って使用した場合、Microchip 社製品のセキュリティ レベルは、現在市場に
流通している同種製品の中でも最も高度であると考えています。
•
しかし、コード保護機能を解除するための不正かつ違法な方法が存在する事もまた事実です。弊社の理解では、こうした手法
は Microchip 社データシートにある動作仕様書以外の方法で Microchip 社製品を使用する事になります。このような行為は知
的所有権の侵害に該当する可能性が非常に高いと言えます。
•
Microchip 社は、コードの保全性に懸念を抱いているお客様と連携し、対応策に取り組んでいきます。
•
Microchip 社を含む全ての半導体メーカーで、自社のコードのセキュリティを完全に保証できる企業はありません。コード保
護機能とは、Microchip 社が製品を「解読不能」として保証するものではありません。
コード保護機能は常に進歩しています。Microchip 社では、常に製品のコード保護機能の改善に取り組んでいます。Microchip 社の
コード保護機能の侵害は、デジタル ミレニアム著作権法に違反します。そのような行為によってソフトウェアまたはその他の著作
物に不正なアクセスを受けた場合、デジタル ミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります。
本書に記載されているデバイス アプリケーション等に関する
情報は、ユーザの便宜のためにのみ提供されているものであ
り、更新によって無効とされる事があります。お客様のアプ
リケーションが仕様を満たす事を保証する責任は、お客様に
あります。Microchip 社は、明示的、暗黙的、書面、口頭、法
定のいずれであるかを問わず、本書に記載されている情報に
関して、状態、品質、性能、商品性、特定目的への適合性を
は じ め と す る、い か な る 類 の 表 明 も 保 証 も 行 い ま せ ん。
Microchip 社は、本書の情報およびその使用に起因する一切の
責任を否認します。生命維持装置あるいは生命安全用途に
Microchip 社の製品を使用する事は全て購入者のリスクとし、
また購入者はこれによって発生したあらゆる損害、クレーム、
訴訟、費用に関して、Microchip 社は擁護され、免責され、損
害を受けない事に同意するものとします。暗黙的あるいは明
示的を問わず、Microchip 社が知的財産権を保有しているライ
センスは一切譲渡されません。
商標
Microchip 社の名称とロゴ、Microchip ロゴ、
dsPIC、FlashFlex、
KEELOQ、KEELOQ ロゴ、MPLAB、PIC、PICmicro、PICSTART、
PIC32 ロゴ、rfPIC、SST、SST ロゴ、SuperFlash、UNI/O は、米
国およびその他の国におけるMicrochip Technology Incorporated
の登録商標です。
FilterLab、Hampshire、HI-TECH C、Linear Active Thermistor、
MTP、SEEVAL、Embedded Control Solutions Company は、
米国における Microchip Technology Incorporated の登録商標
です。
Silicon Storage Technology は、他の国における Microchip
Technology Inc. の登録商標です。
Analog-for-the-Digital Age、Application Maestro、BodyCom、
chipKIT、chipKIT ロゴ、CodeGuard、dsPICDEM、dsPICDEM.net、
dsPICworks、ds SPEAK 、ECAN、ECO NOMONITOR、
FanSense、HI-TIDE、In-Circuit Serial Programming、ICSP、
Mindi、MiWi、MPASM、MPF、MPLAB Certified ロゴ、MPLIB、
MPLINK、mTouch、Omniscient Code Generation、PICC、
PICC-18、PICDEM、PICDEM.net、PICkit、PICtail、REAL ICE、
rfLAB、Select Mode、SQl、Serial Quad I/O、Total Endurance、
TSHARC、UniWinDriver、WiperLock、ZENA および Z-Scale
は、米国およびその他の Microchip Technology Incorporated
の商標です。
SQTP は、米国における Microchip Technology Incorporated
のサービスマークです。
GestIC および ULPP は、Microchip Technology Inc. の子会社
である Microchip Technology Germany II GmbH & Co. & KG 社
の他の国における登録商標です。
その他、本書に記載されている商標は各社に帰属します。
© 2014, Microchip Technology Incorporated, All Rights
Reserved.
ISBN: 978-1-63276-128-6
Microchip 社では、Chandler および Tempe ( アリゾナ州 )、Gresham
( オレゴン州 ) の本部、設計部およびウェハー製造工場そしてカリ
フォルニア州とインドのデザインセンターが ISO/TS-16949:
2009 認証を取得しています。Microchip 社の品質システム プロセス
および手順は、PIC® MCU および dsPIC® DSC、KEELOQ® コード ホッ
ピング デバイス、シリアル EEPROM、マイクロペリフェラル、不揮
発性メモリ、アナログ製品に採用されています。さらに、開発シス
テムの設計と製造に関する Microchip 社の品質システムは ISO
9001:2000 認証を取得しています。
 2014 Microchip Technology Inc.
DS20005207A_JP - p.89
各国の営業所とサービス
北米
アジア / 太平洋
アジア / 太平洋
ヨーロッパ
本社
2355 West Chandler Blvd.
Chandler, AZ 85224-6199
Tel: 480-792-7200
Fax: 480-792-7277
技術サポート :
http://www.microchip.com/
support
URL:
www.microchip.com
アジア太平洋支社
Suites 3707-14, 37th Floor
Tower 6, The Gateway
Harbour City, Kowloon
Hong Kong
Tel: 852-2943-5100
Fax: 852-2401-3431
インド - バンガロール
Tel: 91-80-3090-4444
Fax: 91-80-3090-4123
オーストリア - ヴェルス
Tel: 43-7242-2244-39
Fax: 43-7242-2244-393
インド - ニューデリー
Tel: 91-11-4160-8631
Fax: 91-11-4160-8632
デンマーク - コペンハーゲン
Tel: 45-4450-2828
Fax: 45-4485-2829
インド - プネ
Tel: 91-20-3019-1500
フランス - パリ
Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79
アトランタ
Duluth, GA
Tel: 678-957-9614
Fax: 678-957-1455
オーストラリア - シドニー
Tel: 61-2-9868-6733
Fax: 61-2-9868-6755
中国 - 北京
Tel: 86-10-8569-7000
Fax: 86-10-8528-2104
オースティン、TX
Tel: 512-257-3370
中国 - 成都
Tel: 86-28-8665-5511
Fax: 86-28-8665-7889
ボストン
Westborough, MA
Tel: 774-760-0087
Fax: 774-760-0088
中国 - 重慶
Tel: 86-23-8980-9588
Fax: 86-23-8980-9500
日本 - 大阪
Tel: 81-6-6152-7160
Fax: 81-6-6152-9310
ドイツ - デュッセルドルフ
Tel: 49-2129-3766400
日本 - 東京
Tel: 81-3-6880-3770
Fax: 81-3-6880-3771
ドイツ - ミュンヘン
Tel: 49-89-627-144-0
Fax: 49-89-627-144-44
韓国 - 大邱
Tel: 82-53-744-4301
Fax: 82-53-744-4302
ドイツ - プフォルツハイム
Tel: 49-7231-424750
イタリア - ミラノ
Tel: 39-0331-742611
Fax: 39-0331-466781
中国 - 杭州
Tel: 86-571-8792-8115
Fax: 86-571-8792-8116
韓国 - ソウル
Tel: 82-2-554-7200
Fax: 82-2-558-5932 または
82-2-558-5934
イタリア - ヴェニス
Tel: 39-049-7625286
中国 - 香港 SAR
Tel: 852-2943-5100
Fax: 852-2401-3431
マレーシア - クアラルンプール
Tel: 60-3-6201-9857
Fax: 60-3-6201-9859
オランダ - ドリューネン
Tel: 31-416-690399
Fax: 31-416-690340
中国 - 南京
Tel: 86-25-8473-2460
Fax: 86-25-8473-2470
マレーシア - ペナン
Tel: 60-4-227-8870
Fax: 60-4-227-4068
ポーランド - ワルシャワ
Tel: 48-22-3325737
中国 - 青島
Tel: 86-532-8502-7355
Fax: 86-532-8502-7205
フィリピン - マニラ
Tel: 63-2-634-9065
Fax: 63-2-634-9069
デトロイト
Novi, MI
Tel: 248-848-4000
中国 - 上海
Tel: 86-21-5407-5533
Fax: 86-21-5407-5066
シンガポール
Tel: 65-6334-8870
Fax: 65-6334-8850
ヒューストン、TX
Tel: 281-894-5983
中国 - 瀋陽
Tel: 86-24-2334-2829
Fax: 86-24-2334-2393
台湾 - 新竹
Tel: 886-3-5778-366
Fax: 886-3-5770-955
中国 - 深圳
Tel: 86-755-8864-2200
Fax: 86-755-8203-1760
台湾 - 高雄
Tel: 886-7-213-7830
シカゴ
Itasca, IL
Tel: 630-285-0071
Fax: 630-285-0075
クリーブランド
Independence, OH
Tel: 216-447-0464
Fax: 216-447-0643
ダラス
Addison, TX
Tel: 972-818-7423
Fax: 972-818-2924
インディアナポリス
Noblesville, IN
Tel: 317-773-8323
Fax: 317-773-5453
ロサンゼルス
Mission Viejo, CA
Tel: 949-462-9523
Fax: 949-462-9608
ニューヨーク、NY
Tel: 631-435-6000
サンノゼ、CA
Tel: 408-735-9110
カナダ - トロント
Tel: 905-673-0699
Fax: 905-673-6509
DS20005207A_JP - p.90
中国 - 武漢
Tel: 86-27-5980-5300
Fax: 86-27-5980-5118
中国 - 西安
Tel: 86-29-8833-7252
Fax: 86-29-8833-7256
スペイン - マドリッド
Tel: 34-91-708-08-90
Fax: 34-91-708-08-91
スウェーデン - ストックホルム
Tel: 46-8-5090-4654
イギリス - ウォーキンガム
Tel: 44-118-921-5800
Fax: 44-118-921-5820
台湾 - 台北
Tel: 886-2-2508-8600
Fax: 886-2-2508-0102
タイ - バンコク
Tel: 66-2-694-1351
Fax: 66-2-694-1350
中国 - 厦門
Tel: 86-592-2388138
Fax: 86-592-2388130
中国 - 珠海
Tel: 86-756-3210040
Fax: 86-756-3210049
03/25/14
 2014 Microchip Technology Inc.