1. No category

プロセッサ内蔵 FPGAとは?
組込みシステム
開発における
おさえて
おきたい
5つのポイント
1
プロセッサ/ASSPベースでの
組込みシステム開発が困難に
高度な組込みシステムを迅速かつ安価に開発するための手法として、マイクロプ
ロセッサやASSPといった汎用性の高い標準デバイスをベースにした組込みシステ
ム開発が多用されています。市場が要求する機能をプロセッサ上で実行するソフト
ウェアによってタイムリーに実現し、技術標準が定まった処理はASSP上の高性能
な専用回路で実行する理にかなった手法です。ところが、こうした図式での新しい
システムを開発できていた時代は、終わりつつあります。以下の様な問題に直面し、
システム開発が難しくなったと感じている人は、多いのではないでしょうか。
組込みシステム開発における5つの課題
・高性能なマイクロプロセッサやASSPが、これまで以上に高価になった
・マイクロプロセッサやASSPでは、他製品との機能の差別化が困難になった
・販売される品種が少なくなり、ニーズに合ったデバイスを見つけにくい
・供給ベンダーの撤退により、必要なデバイスの調達が困難になった
・プロセッサの高速化によって、許容できないほど消費電力と発熱量の増加した
こうした課題は、高度運転支援システム（ADAS）
（
）など技術革新が日進月歩で進
歩する車載機器や、システムの安定性、低コスト化が求められる産業機器で、特に
顕著に見られます。これらの
機器では、高性能、低消費電
前世代車
ディスプレイ
力、低コストの、より高いレベ
ルでのバランスが求められ、
ステレオ・
ビジョンカメラ
フロント・
ビューカメラ
長距離レーダー
なおかつ最新技術を迅速に
ヘッドアップ・
ディスプレイ
投入できるシステム開発手法
サイド・ビューカメラ
が必須になります。
センサー搭載ECU
最新技術の迅速な投入が
要求される先進運転支援
システム（ADAS）
短距離レーダー
リア・ビューカメラ
リア・ビューカメラ
次世代車
組込みシステム開発を阻む
本質的な問題
標準的な半導体デバイスとソフトウェアを組み合わせたシステム開発は確実に難
しくなってきています。その背景には、半導体デバイスの開発コストと製造コストが
急増していることがあります。マイクロプロセッサや ASSP は大量生産されるデバ
イスであり、これまでは量産効果による低コスト化を期待できました。ところが、半
導体デバイスの開発や製造に要するコストの増大は、売り手であるベンダーの採
算が合わないレベルに達しています。その結果、価格の上昇、品種の絞り込み、販
売期間の短期化、事業からの撤退といった事態を招いています。
プロセッサ× ASSP× （プロセッサ＋ プロセッサ× アルテラSoC×
カスタム・ カスタム・ GPU）×
カスタム・ソフト （カスタム・ソフト
ソフト
ソフト
カスタム・
＋FPGA× ＋カスタム
ソフト
カスタムハード ハード）
処理性能
×
○
○
○
◎
消費電力
×
◎
○
×
◎
開発コスト
◎
◎
○
○
○
部品コスト
○
◎
×
×
◎
機能の
変更・更新
システム機能の
集積化
ソフト資産の
再利用
設計資産の
再利用
製品のライフ
サイクルの長さ
△
△
○
◎
◎
×
◎
×
×
◎
○
○
△
○
○
×
×
×
○
○
△
×
△
△
◎
開発、認定
プロトタイプ
（月数）
市場寿命
（年数）
半導体の
ライフサイクル
6
15年以上
12
8年
12
7年
12
5年 ASSP
終息
（年数）
ソフトウェア／ハードウェア
更新オプション
FPGA
ASIC
MCU
プロセッサとカスタム・ソフト/ハードの組み合わせ 他デバイスと比較して長期間生産供給を
による組込みシステム開発の比較
続けるアルテラ FPGA
一方、消費電力の上昇を抑えることが難しくなっている背景には、半導体デバイ
スの進化を支えてきた微細加工技術の効能が、徐々に薄れてきていることがありま
す。ICの製造技術が発明されて以来、微細加工技術が進歩することで、チップに
搭載する素子の高性能化、低消費電力化、低コスト化を同時に推し進めることが
できました。しかし、現在では、これらはトレードオフの関係になりつつあります。
その結果、性能向上が、そのまま消費電力の増大、ひいては発熱量の増大につな
がるようになりました。
3
ソフトとハードの両方を
柔軟にカスタマイズ
車載機器、産業機器を継続的に進化させていくためには、現在抱えている課題を解決
できる新しいシステム開発手法が必要になります。アルテラは、ヘテロジニアス
（異種混合）
コンピューティング、
しかもシステムに組み込むソフトで処理する機能とハードで処理する機
能の両方を自由にカスタマイズできる、柔軟性の高い手法の採用が必須になると考えてい
ます。そして、こうした手法に対応する製品として、ARM® 社のマイクロプロセッサと、FPGA
を1チップに集積した
「アルテラ
161∼216 I/O
ECC付き
メモリ・コントローラ
SoC デバイス」
を提供していま
ペリフェラル
す。FPGA とは、回路データを
+DUG3URFHVVRU6\VWHP
ことができるデバイスです。
FPU
NEON
ARM
Cortex-A9
L1 Cache
ARM
Cortex-A9
L1 Cache
NEON
ことで、ハードウェアを作り込む
（ハード・プロセッサ・システム）
FPU
記述したプログラムを書き込む
66∼528 I/O
PCle
ECC付き
メモリ・コントローラ
)3*$
可変精度
DSP Block
L2 Cache
様々なアクセラレータやインタ
0∼30トランシーバ
200-MHz∼10-Gbps
フェース回路を、書き込むプロ
業界標準のプロセッサと専用ハードを
1チップ化するアルテラSoCの内部構成
グラムを変更するだけで自由自
在にカスタマイズできます。
システムに組み込む機能の中には、動作条件に応じた制御のような逐次処理が
前提となる機能と、画像処理や各種インタフェース処理のように並列化が容易な
機能があります。前者はソフト処理向き、後者はハード処理向きと言えます。アル
テラの提案は、ハード向きの処理を FPGA で実現することで、より多彩な並列処
理と、より新しい技術を投入した機能に対応できるようにするものです。
FPGAとDSPのビデオ解析処理時間比較
FPGA とGPUのステレオ画像処理枚数比較
低い方が高性能
処理時間
(ms) 400
高い方が高性能
1秒あたりの
フレーム数 80
(fps)
70
350
300
250
200
150
100
50
0
320×240
60
50
40
30
20
10
0
640×640
1024×1024
画像解像度
1024×1024
640×480
FPGA の高い並列処理性能（画像処理のケース）
画像解像度
4
効果は絶大、
利用のハードルは低下
マイクロプロセッサとFPGA のそれぞれ
を、個別のデバイスでシステムに搭載しても、
システム性能の向上
同様のヘテロジニアス・コンピューティングの
システム消費電力の削減
手法を実現できます。しかし、両者を1チップ
化することで、システム性能を劇的に高める
ボード・サイズの削減
ことができます。まず、チップ外のバスを無く
し、インタフェース回路を簡略化できるため、
システム・コストの削減
システム性能は大幅に向上し、消費電力も
削減します。さらにボード上に搭載するデバ
イスの点数が減るため、ボード面積は縮小
マイクロプロセッサと
FPGAを1チップ化する効果
し、部品やボードのコストを削減できます。
これまでの組込みシステムの開発は、ソフトウェア開発が中心でした。このため、
FPGA で専用ハードを開発することに、二の足を踏む人も多いかもしれません。し
かし近年では、開発環境の進化によって、ハードルがかなり下がっています。C言語
ベースでの機能記述や、デジタル信号処理システム開発の標準ツールのような、ソ
フトウェア開発者にもなじみ深い手法を使って、FPGA に書き込むハードの設計
データを開発できるようになりました。ソフトウェア開発者が、ハード開発に踏み
込んで、革新的なシステムを自由自在に開発できる時代が訪れているのです。
host.c ファイル
ACL
ランタイム・
ライブラリ
kernel.cl ファイル
Quartus II
開発ソフトウェア
Cコンパイラ
アルテラ
OpenCLTM コンパイラ
合成
host.exe
kernel.hdl
配置配線
Quartus II
ソフトウェア
アセンブリ
®
C言語ベースで
FPGAのプログラムを設計
kernel.sof
タイミング
解析
5
究極の１チップ組込み
システムを実現
アルテラが供給しているアルテラ SoC デバイスは、組込みシステム開発の次世代標準
プラットフォームとなる可能性を秘めたデバイスです。ソフトウェア処理とハードウェア処理
の分担を最適分担し、かつ柔軟性も兼ね備えた、類を見ない汎用性を備えています。
例えば、ADAS に応用する場合、自動車に搭載した様々なセンサから集めた信号の処
理機能を、
1チップに統合することができます。機能の1チップ化は、
高速化、低消費電力化、
小型化、低コスト化と様々なメリットをもたらします。
しかも、最新のセンサやビデオ・インタ
フェースに対応した製品をいち早く市場投入することが可能です。また、産業用ロボットに
応用する場合には、モーション・コントロール機能の高速化やネットワーク通信の高速化や
汎用化を図りながら、コンパクトなシステムを開発することができます。
アルテラ SoC
HD
CMOS
センサ
パラレル
または
シリアル
画像センサ・
パイプライン
ARM
Cortex-A9
CPU x2
CAN
コントローラ
CAN
ドライバー・
アラート
カメラと
レーダー・
センサの
融合
77 GHz
レーダー
CAN
レーダー・
センサ処理
ビデオ
解析
ビデオ・
インタフェース
NTSC
LVDS
ヘッド・ユニット・
ディスプレイ
x32 ECC
アルテラSoCファミリの
ADASへの応用
DDR
メモリ
アルテラは、アルテラ SoC ファミリを継続的に進化させて、
を継続的 進化
組込みシ
組込
ステムの革新に
革新
サイクロン
アリア
追随していきます。第1世代の製品
「Cyclone® V SoC」
と
「Arria® V SoC」
は、TSMC
の28nmプロセスで製造し、プロセッサ・コアには1.05GHz動作の
「デュアルコアARM
CortexTM-A9 MPCoreTM」
を搭載。第2世代の
「Arria 10 SoC」
は、プロセスを20nm 世
ストラティックス
代に進め、プロセッサも1.5GHz動作に高速化します。さらに第3世代の
「Stratix® 10
SoC」
では、Intel社の14nmトライゲート・プロセスで製造し、さらに高性能な 64ビット・
プロセッシングに対応した
「クアッドコア ARM Cortex-A53」
を搭載します。
6
次世代組込み
プラットフォームの開発環境
FPGA に書き込む設計データの開発は、
「ハードウェア記述言語（HDL）」と呼ぶ
回路設計用の言語を使って機能を記述し、これを FPGA の内部構成に合わせて、
書き込める形式に変換して開発します。アルテラが提供する統合 FPGA 開発環境
クォータス ツー
「Quartus ® II」
では、HDLでの機能記述を、ボタンひとつで変換できます。
さらに、クロノスグループが標準化しているヘテロジニアス・コンピューティング
での並列プログラミングに向けたC言語ベースのオープン規格「OpenCLTM」に対応
した開発環境「アルテラ SDK for OpenCL」と、ARMプロセッサと FPGA 両方の
動作を可視化し、ハードとソフトのイベントを関連付けてシステムの最適化とデバッ
グを行う「ARM Development Studio 5（DS-5TM）Alteraエディション・ツールキッ
ト」の提供も行っています。ソフト開発者にとってなじみのないHDLで機能を記述
する必要は、もはやなくなりました。
ソフトウェア開発者にフレンドリーな開発環境を提供
ハードウェア
設計者
業界最速
コンパイル時間を
8倍高速化
DSP
設計者
ソフトウェア
開発者
DSP
設計者
ソフトウェア
開発者
業界唯一
モデル・ベースの
性能重視
HLSツール
業界唯一
FPGA対応
デバッグ機能
業界唯一
FPGA向け
OpenCL
ソリューション
これが
あれば
できる！
アルテラ SoC 設計を
はじめてみましょう！
アルテラ SoC 設計の具体的な方法を習得したいとお考えの方に、アルテラでは
アルテラ SoC 設計を簡単に理解できるトレーニングおよび資料を用意していま
す。すぐにお使いいただける アルテラ SoC 開発ツール、実際のハードでデバイス
＆開発環境を検証／評価できる開発キットも提供しています。詳しくは、
「アルテ
ラ SoC サイト」
にアクセスしてください。
O[[W!^^^HS[LYHJVQWZVJ
オンライン・トレーニングで、
設計方法を理解する
アルテラ SoC 開発
ソフトウェアを使ってみる
ビデオ／関連資料で
製品理解を深める
開発キットを使って
実機で評価する
〒163-1332
東京都新宿区西新宿6-5-1
新宿アイランドタワー 32F 私書箱1594号
TEL. 03-3340-9480 FAX. 03-3340-9487
www.altera.co.jp
E-mail : [email protected]
Copyright © 2013 Altera Corporation. All rights reserved. Broch SoC-1.0/JP