1. No category

パワー半導体の未来とTCAD技術
中川 明夫
中川コンサルティング事務所
概要
1. パワーデバイスは中小企業。
（サムスンは参入しがたい？）
2. シリコンに注力すべき理由が多くある。
3. TCAD（既存物理モデル）でまだ大きな改善、発見の余地が
ある。
GTOの電流集中
IEGT
CoolMOS
電流集中
TCADの3次元の本格利用
1. パワーデバイスは
パワーデバイスは中小企業
中小企業。
中小企業。
（サムスンは参入
サムスンは参入しがたい
参入しがたい？）
しがたい？）
2. シリコンに注力すべき理由が多くある。
3. TCAD（既存物理モデル）でまだ大きな改善、発見の余地が
ある。
GTOの電流集中
IEGT
CoolMOS
電流集中
TCADの3次元の本格利用
2013年の半導体売上高
米IC Insights社
サムスン電子
2012年の売上高は、前年比21.9％増の201兆1,036億ウォン（約16兆8,800億円）
営業利益は、
同85.7％増の29兆493億ウォン（約2兆4,400億円）
パワーデバイスの市場はサムスンには魅力がない？
事業分野内訳
コンシューマーエレクトロニクス（CE）事業
コンシューマーエレクトロニクス（ ）事業
TV、モニター、PC、プリンター、カメラ、エアコン、冷蔵庫等製造/販売
営業利益：2.3兆ウォン（1,900億円）
IT＆モバイルコミュニケーション（
＆モバイルコミュニケーション（IM）事業
＆モバイルコミュニケーション（ ）事業
携帯電話、スマートフォン、タブレットPCなど携帯端末、通信システム
製造/販売
営業利益：19.44兆ウォン（1.62兆円）
半導体（Semi）事業
）事業
半導体（
メモリー半導体、システムLSI半導体製造/販売
営業利益：4.17兆ウォン（3,475億円）
ディスプレイパネル（DP）事業
ディスプレイパネル（ ）事業
LCDパネル、LEDパネル製造/販売
営業利益：3.21兆ウォン（2,675億円）
パワーデバイスの市場
◆ 2011年
2011年のパワー半導体世界市場
パワー半導体世界市場は
半導体世界市場は, 新興国向けの
新興国向けの需要
けの需要が
需要が拡大し
拡大し,156億
,156億7,000万
7,000万ドルに達
ドルに達する見
する見
込み
◆ 2011年
2011年のパワー半導体市場
のパワー半導体市場は
半導体市場はIGBTが
IGBTが市場を
市場を牽引,
牽引, 2009年
2009年と比較して
比較して市場全体
して市場全体に
市場全体に占めるIGBT
めるIGBTの
IGBTの
割合は
割合は12.4%上昇
12.4%上昇
2011年の市場規模をデバイス別に分析すると、IGBTが市場全体の29.5%（46億2,000万ドル）を占めている。新エネルギー、白物家電
、次世代自動車（HV/EV）向けのIGBTモジュールの需要拡大が進み、2009年の市場規模と比較すると、全体に占める割合は12.4%上
昇する見通しである。
２０１３年矢野経済研究所
◆今後はパワーモジュールが
年におけるパワー半導体
今後はパワーモジュールが市場
はパワーモジュールが市場を
市場を牽引し
牽引し、2020年
におけるパワー半導体の
半導体の世界市場は
世界市場は
290億
億1,000 万ドルと
ドルと予測
パワー半導体の世界市場は、2013年後半より回復基調に戻る可能性が高い。MOSFET、ダイオードなどの
ディスクリート品から、パワーモジュールに市場の牽引役が移り、2020年におけるパワー半導体の世界市場
規模は290億1,000万ドル（メーカー出荷金額ベース）へ成長と予測する。
◆SiC、
、GaNなどを
などを使
年以降から
などを使った次世代
った次世代パワー
次世代パワー半導体世界市場
パワー半導体世界市場は
半導体世界市場は、2015年以降
年以降から本格的
から本格的に
本格的に採用
億8,000万
万ドルに
拡大が
年の市場規模は
ドルに達すると予測
すると予測
拡大が進み、2020年
市場規模は29億
次世代パワー半導体は、これまで一部用途に搭載機器は限定されていたが、コストダウンの進む2015年以
降から各需要分野での採用が拡大、本格的に市場が立ち上がる。2020年におけるSiC、GaNパワー半導体
の世界市場規模は29億8,000万ドル（メーカー出荷金額ベース）と予測する。
10%
電源半導体の世界市場
１兆円＠2010年
年
１兆円＠
WW voltage regulator revenue forecast（＄
forecast（＄M)
（＄M)
Reference
Controller/Supervisor
Battery Chrager
Battery Monitor
ACAC-DC
DCDC-DC
LowLow-voltage LDOs
HighHigh-current Linear
$12,000
$10,000
CAGR=6.7% （'08⇒
'08⇒'11）
'11）
Millions of Dollars
$1,402
$497
$78
$215
$1,237
$6,000
$61
$208
$61
$208
$1,702
$1,586
$1,479
$86
$229
$880
$232
コントローラ（
コントローラ（CPU電源
CPU電源）
電源）
バッテリーチャージャ
$98
$245
$88
$510
$1,256
高精度電圧源
$603
$570
$530
$8,000
$620
$1,011
バッテリー保護
バッテリー保護
ACAC-DC全般
DC全般
$936
$812
$736
$670
DCDC-DC全般
DC全般
$4,311
$3,826
$3,949
$3,192
$4,000
$2,872
$2,594
$2,000
$877
$962
$1,042
$1,057
$1,098
低電圧LDO
低電圧LDO
$1,589
$1,669
$1,715
$1,649
$1,653
$1,744
大電流リニア
大電流リニアReg.
リニアReg.
2006
2007
2008
2009
2010
2011
$793
$0
出典：Gartner
出典：
広義のパワーデバイス市場は２兆円超え
パワー・マネージメント半導体の2008年市場規模
出所：南川 明＝アイサプライ・ジャパン
1. パワーデバイスは中小企業。
（サムスンは参入しがたい？）
2. シリコンに注力
シリコンに注力すべき
注力すべき理由
すべき理由が
理由が多くある。
くある。
3. TCAD（既存物理モデル）でまだ大きな改善、発見の余地が
ある。
GTOの電流集中
IEGT
CoolMOS
電流集中
TCADの3次元の本格利用
2012年予測(IMSresearch)
2012年予測(IMSresearch)
2010年時点での予測(Yole Development)
2012年時点での予測(Yole Development)
SiC ： 930M$
GaN：1,900M$
Total：2,830M$
(8%)
SiC素子のコストは2020年でも現在の1/2
High ENDにしか使えない？
出所:
出所 APEC 2013 Industry Session 1.4.2 IMSresearch
シリコンはまだ進化している!!
SiCとの競合技術
MOSFET
NEXFET
30V
CoolMOS 600V
Diode
QSPEED 600V
回路技術で対応する！
エアコン
CoolMOS
リカバリーアシスト
シリコン限界への挑戦
Theoretical Silicon limit of
Switching Speed :
Stored Charge (Qstr )
tf =
Drain Current (I D )
MOSFETのターンオフ
Qstr
tf =
ID
Mirror period =
Q gd
IG
plateau
VG
VD
ID
2
Ploss = Ron I D + V A I D
Qgd
IG
1
f + QstrV A f
3
Major loss
Ron I D
2
1
1 2
+ QstrV A f ≥ 2 R on Q str I D V A f
3
3
New FOM
MOSFETのターンオフ
理想限界:
tf
Qstr
tf =
ID
Mirror period =
2
Ploss = Ron I D + V A I D
Qgd
IG
Q gd
IG
VG
=0
VD
ID
1
f + QstrV A f
3
1
1 2
Ron I D Low
+ Impedance
QstrV A f ≥gate
2 drive
R on Q
is str
a key Itechnology
D VA f
3
to3supply a large gate current
2
New FOM
to eliminate mirror period.
MOSFETのターンオフ
New FOM = RonQstr
理想限界:
Qstr
tf =
ID
Mirror period =
2
Ploss = Ron I D + V A I D
= Ron I D
2
Qgd
IG
Q gd
IG
VVGG
=0
VVDD
ID
ID
1
f + QstrV A f
3
1
1 2
+ QstrV A f ≥ 2 R onQ str I D V A f
3
3
New FOM
tf
Effect of low impedance gate drive
Low impedance gate drive
Rdriver=0.4Ω
95
Rg+Rdriver=0.4 Ω
Efficiency (%)
90
Conventional
Rg+Rdriver=3.66 Ω
Rdriver=3.7Ω
Ω
85
80
Vin:12V, Vg:5V,Vout:1.3V,fsw:1MHz
75
0
5
10
15
20
Iout(A)
25
30
35
Predicted Silicon Limit Efficiency
Low impedance gate drive
Rdriver=0.4Ω
Si Limit (Ron=5mΩmm2)
95
MOSFET Ron
Improvement
Rg+Rdriver=0.4 Ω
Efficiency (%)
90
Conventional
Rg+Rdriver=3.66 Ω
Ω
Rdriver=3.7Ω
85
80
Vin:12V, Vg:5V,Vout:1.3V,fsw:1MHz
75
0
5
10
15
20
Iout(A)
25
30
35
@2008
GaN
1. 1
Predicted Silicon Limit Efficiency
Low impedance gate drive
Rdriver=0.4Ω
Si Limit (Ron=5mΩmm2)
95
MOSFET Ron
Improvement
Rg+Rdriver=0.4 Ω
Efficiency (%)
90
GaN 1.1
Conventional
Rg+Rdriver=3.66 Ω
Ω
Rdriver=3.7Ω
Competitor B
85
80
Vin:12V, Vg:5V,Vout:1.3V,fsw:1MHz
75
0
5
10
15
20
Iout(A)
25
30
35
1e6
New FOM: RonQstr for high speed switching
S
1e3
1e4
S
O
M
SJ
1e2
L
i
S
M
EPC GaN
C
Si
it
m
Li
aN
G
it
m
i
L
1
it
im
iC
S
O
GaN
FET
30V MOSFET
10
RonQstr [mΩnC]
1e5
T
B
IG
10
EPC: Efficient Power Conversion
100
1ｋV
Breakdown Voltage [V]
10ｋV
Trend of High Speed MOSFET
Figure of Merit: RonQgd
180
VG=4.5V, VDD=24V
R DS(ON) Q gd ( m Ω ・ nC )
160
140
UMOS II
120
100
High Speed
UMOS III
80
Ultra-High Speed
60
UMOS IV
40
Ultra-High Speed
UMOS V
UMOS VI
20
UMOS VII
UMOS VIII
2009
2013
0
1999
2001
2003
2005
2007
Super Junction
Field Plate (Split Gate)
横型MOSFET
Loechelt, etc. On Semiconductor ISPSD’12
横型MOSFET＆積層パッケージで特性改善
5mm×
×6mm SON
出所 TI Web
http://ednjapan.com/edn/articles/1204/18/news015.html
NEXFET（25V）
RonQgd=5.25mΩnC
RonQg =29.4mΩnC
Trench（30V）
RonQgd=7.31mΩnC
RonQg =34 mΩnC
IEDM’09 p.145
eGaN（40V）
RonQgd=7 mΩnC
RonQg=33.6mΩnC
APEC2014 Industry Session IS2-4-3
APEC2014 Industry Session IS2-4-3
600V CoolMOS改善の動向
東芝Web
SiC並のシリコン高速ダイオード QSPEED
出所:
出所 http://www.powerint.com/qspeed
世界にインバータ搭載エアコンを広めることで、
世界中の省エネに貢献しています。
回路技術でSi素子特性を改善
CoolMOSをエアコンに用いる!!
排ガス規制がHEV化を進める！
欧州
2015年
2021年
120g/km以下
95g/km以下
米国
2025年
54.5マイル/ガロン（23km/L）
SiCのHEV適用効果
● 燃費向上10%
● PCU 1/5に縮小
● 高温動作（冷却系改良）
（デンソー論文より引用）
周辺Si製ICの冷却は？
SiO2ゲート信頼性
（デンソー論文より引用）
シリコンでも高速動作＆高温動作は可能
SOI CMOSは400℃で動作可能
SOI パワーICは200℃で動作可能
1200V IGBTは200℃動作可能
しかし、誰も追求していない！
最大の問題点は：
・周辺技術がついて来ない
・市場が小さい
・素子の値段が高くできない
APEC 2014 Industry Session
http://www.apec-conf.org/about/previous-years/apec-2014/industry-session-presentations/
K.Shenai APEC2014 Industry Session
K.Shenai APEC2014 Industry Session
K.Shenai APEC2014 Industry Session
ROHM APEC2014 Industry Session IS2-4-6
ROHM APEC2014 Industry Session IS2-4-6
野村総研2013年
Si-IGBT
2014年4月30日
三菱電機
世界で初めて、小田急電鉄株式会社1000形車両に搭載
直流1500V架線対応「フルSiC適用VVVFインバーター装置」採用のお知らせ
営業運転で省エネ効果を確認してまいります。
小田急電鉄株式会社1000形車両
フルSiC適用インバーター装置（参考品）
採用により期待される効果
1.主回路システム全体での最適化により最大約
主回路システム全体での最適化により最大約36％の省エネ
主回路システム全体での最適化により最大約 ％の省エネ
o・高効率全閉方式の主電動機と本装置を組み合わせた主回路システム全体で省エネ最適化
o・従来車両と比べ、定員乗車時で約20％、満員乗車時には最大約36％の消費電力改善
2.小型・軽量化による車体改造費の大幅削減
小型・軽量化による車体改造費の大幅削減
o・既存主回路システム比で外形寸法・質量ともに80％以上削減
o・車両への取り付けの自由度が向上した結果、車体改造工事費用が削減
Si-IGBTの可能性
Current Density (A/cm2)
2.2µ
m
40nm
Mesa width
0.5µm
2000
600V IGBT
100
nm
200
nm
Forward voltage can be greatly improved by reducing mesa width.
1000
.
nv
o
C
500
0
0
1
2
Forward Voltage (V)
3
Theoretical limit of IGBT
IGBTs can still be greatly improved in future
1000.0
T
T
B
B
G
II
i
i
S
S
10.0
G
Ideal IGBT
Limit
0.1
10
100
Lim
it
Ga
N
Lim
it
im
it
SJ
1.0
●
●
Si
C
MO
S
lim
i
t
●
Si
L
RonA (mΩ
Ωcm2)
100.0
SSJ
JMOS
Si IGBT
Si SJ -MOS
SiC MOS
GaN HEMT
1000
Breakdown Voltage (V)
10000
Silicon Limit Analysis based on TCAD for 1200V IGBT
Mesa width
1200V IGBT
1.5
Current
800A/cm
2
Voltage
1.4
600V
On-state Voltage (V)
ISaturation= 800A/cm2
Conditions:
Si thickness=100µm
Current density= 150A/cm2
Temp.=150C
Turn-off loss is fixed at 120µJ/A
1.3
1.2
1.1
Large ISat case
1
0.9
0.8
0.7
0
0.1
0.2
0.3
0.4
Mesa width (µm)
0.5
0.6
汎用モジュールでは
汎用モジュールでは負荷短絡保護回路
モジュールでは負荷短絡保護回路がキー
負荷短絡保護回路がキー技術
がキー技術！
技術！
定電圧の
の実用化が
定電圧のIGBTの
実用化が可能
1200V IGBT operating current density
500
Operating current density
600V applied
HEV
both side cooling
Dynamic Avalanche
100
t
a
r
e
Op
cu
g
in
d
t
n
rre
e
ity
s
n
1200V applied
6th generation
50
1980
1985
1990
1995
Year
2000
2005
2010
2015
30cm CMOS Fab for Power Devices
低コスト化が狙える！
2020年でも90％は依然シリコン!!
電力の需給バランスは逼迫し、地球温暖化
からエネルギー消費抑制
省エネ、再生可能エネルギーがキー技術
低コスト省エネ（インバータ）家電、EV/HEVが重要
IGBTは２極化（SiCと低コストSi）、 Si-IGBT需要が増大
石油製品の用途別需要量
（エネルギー白書2004）
日経エレクトロニクス
年5月
月2日号
日号）
日経エレクトロニクス2011年
エレクトロニクス
日号）
1. パワーデバイスは中小企業。
（サムスンは参入しがたい？）
2. シリコンに注力すべき理由が多くある。
3. TCAD
TCAD（
（既存物理モデル
既存物理モデル）
モデル）でまだ大
でまだ大きな改善
きな改善、
改善、発見の
発見の余地
がある。
がある。
GTOの電流集中
IEGT
CoolMOS
電流集中
TCADの3次元の本格利用
3. ＴＣＡＤ活用（既存物理モデル）で大きな改善、発見の
余地がある。宝は既にあるのにまだ見つけていないだ
け!!!
■過去の大きな発見も既存物理モデルの世界
IEGT
CoolMOS
■パワーデバイスは既存モデルでほとんど説明可能
電流集中
GTO破壊
IGBT破壊
■
TCADの3次元の本格利用が可能になり活用範囲が拡大
1970年代
シミュレータは本当に役に立つのか？
シミュレータで設計したとあるが実際は真実でない
二次元デバイスシミュレータ開発へ
Device Simulator TONADDE II
1. 1-dim. version of TONADDE developed
in 1980.
2. First version of 2-dim. TONADDE developed
in 1982.
3. 2nd version with external circuit option developed
in 1991.
4. Graphic user interface: input data generator,
3-D graphic post processor, developed
in 1993.
’70年代の最先端デバイスGTO
電流集中!!
最大遮断電流をあげるにはゲインを上げるべきという固定観念
IATO = Gmax・Ig
∝
Rb
V J1
ρ SPB
最大遮断電流をあげるにはゲインを上げるべきという固定観念
IATO = Gmax・Ig
∝
Rb
V J1
ρ SPB
ばらつきをプロット
IATO
200A
100A
ゲートカソード耐圧/Pベースシート抵抗
VJ1
ρ SPB
0V
0
6
O
T
G
12
00
VG
TO
V1
GTOの破壊現象
シミュレーションによる再現
ISPSD 1992
ＧＴＯの電流集中 in 1984
1982 IEDM
偶然出会ったBaligaの論文
の論文!!!
偶然出会った
の論文
スイッチング時間：10µ
スイッチング時間： µsec
新規性はあるが、
「何故このような遅い素子を発表するのか」
「良くこのような素子を実証して見せたものだ」という驚き
ラッチアップを防ぐことは不可能に近いと考えられていた!!!
ラッチアップを防ぐことは不可能に近いと考えられていた
ところが Non-Latch-Up IGBTができてしまう。
実現したNon-Latch-up IGBTは
思った以上に良い素性を持っていた!!!
ノンラッチアップＩＧＢＴ最初の論文
IEDM Late News 1984年12月
1990年 Injection Enhanced IGBT（IE効果）の発見
デバイスシミュレータでの予測
(特許出願1991、発表1993)
正孔電流 Jp = qDp
∂p
∂x
キャリアの勾配で
正孔を蓄積
サイリスタのキャリア分布を実現
Kitagawa,
Kitagawa, 1993 IEEE IEDM Tech. Digest, pp.679
IEGT realizes thyristor-like I-V characteristics!
4.5kV IEGT
developed in 2000
High Voltage ICs in SOI
Combination of SOI and trenches
1. How to realize a high voltage by applying
a large share of the voltage across the buried oxide
2. How to realize a large current device on a thin SOI
20µmのシリコン層で500V
→ トレンチ分離可能
SOI device breakdown voltage vs. SOI thickness
Breakdown voltage is limited by MOS Diode
anode
p+
cathode
n+
Substrate
1D MOS diode
1 Chip Inverter IC Evolution
500V,1A(1991)
8.4 x 7
V groove,
6µ
µm 12V BiCMOS
LIGBT 1A @3V
500V,1A(1994)
7 x 4.2
Trench Isolation,
1.5µ
µm 5V BiCMOS
Multi-ch LIGBT
1.2A @3V
500V, 1A(2001)
6.6 x 4.1
Trench Isolation,
2µ
µm 30V CMOS Analog
PWM, Multi-ch LIGBT
1.0A @3V
ＢiＣＤパワーICの歴史
•DMOS Ron Improvement
•’80年代 Smart Power
Vertical DMOS
Drain
CMOS
Bip
ＢiＣＤ技術 横型ＤＭＯＳ + 制御回路
npn
Lateral DMOS
•Smart Power Concept
•BCD Technology
0.6µ
µm design rule
S
G
p+ n+
p
D
n- n+
n+
C
n
p n
n
p-well
n+
n-epi
n-MOS p-MOS
C
BE
n+
p+
n-epi
n+
p
n+
SGD
p-well
n
n
p-well
p+
p+
S GD
p p
n-well
n+
Lateral DMOS vs. Vertical DMOS
LDMOS: Rds（
（on）
） is simply reduced depending on design rule
Up Drain vertical DMOS
LDMOS
従来のLDMOS
問題点
従来の
----Low on-state breakdown voltage
2.0
Gate
p+
n+
p
n+
p-well
n-Resurf
p-epitaxial
n+
Drain Current Density
[ ×104 A/cm2 ]
Drain
electrically
connected
15nm
Source
VG = 5 V
VBV = 13.9 V
RON =
15.7mΩmm2
1.0
VG = 3
V
VG=1 V
0.0
0
10
20
30
Drain Voltage [V]
VG = 0 V
VBV = 30.2 V
Adaptive Resurf
1998 ISPSD
----- Improvement of on-state breakdown voltage
Source
Drain
Gate
LOCOS n+
p
p+ n+
Resurf
p-well
p-epi
n+
Conventional
Improved LDMOS
with Adaptive Resurf
Adaptive Resurf
----- Improvement of on-state breakdown voltage
Source
Drain
Gate
LOCOS n+
p
p+ n+
Resurf
p-well
p-epi
n+
Conventional
Improved LDMOS
with Adaptive Resurf
MOSFET-mode IGBT
アノードの注入効率を極限まで下げたら!!!
電子電流が主体で流れるIGBT：高速動作
電子電流Jn／正孔電流Jp ＞ 移動度の比
µp
<
γ=
J n + J p µn + µ p
Jp
vh
高電界 γ<
ve + vh
アノード効率γ
p-base
n-buffer
負荷短絡時Ｎベースの空間電荷Ｑ
Q =qND+ q(p – n) = qND + J{γ/vh - (1- γ )/ve}
Jp
Jn
γ = p=
n =
qv e
J
qv h
Jp
v
Define JC=qND/{(1- γ)/ve - γ/vh} when γ　<　h ve + vh
J < JC: Q＞0 正電荷
J = JC : Q＝0 ゼロ!
J＞ JC : Q＜0 負電荷!
J=Jc
p-base
J >Jc
Electric
field
n-buffer
Effective junction
Electric
field
Carrier density
Positive
n-buff
p-base
JC
qND
Current density →
0
JC
Negative
Charge density @n-base
N-base net charge density becomes negative
Q = qND + J*(γγ/vh + (γγ -1)/ve)
VBD
SOA can be calculated by analytical model
2.0E+05
1E+17
1800A/cm 2
1.5E+05
1E+16
1200
720
1.0E+05
1E+15
Electron
Hole
5.0E+04
1E+14
Electric Field
360
0.0E+00
1E+13
0
20
40
60
80
Distance (µm)
100
Simulated
120
Carrier Con cen tratio n (cm
Electric F ield (V/cm )
-3
)
VCC=600V
1800A/cm2
1.5 e5
1200
720
1.0 e5
360
0.5 e5
0.0 e0
0
100
Distance (µ
µm)
Analytical
Calculated SOA with parameter γ
JC=qND/((1- γ)/ve - γ/vh) ; γ =
vh
= 0.45
ve + vh
0.4
J=Jc
1000
0.3
γ γ =0.47
0.2
100
10
0
500
1000
Voltage [V]
1500
2000
n-buff
p-base
Maximum Current density
10000
負荷短絡耐量とアノード側の注入効率
Current density (A/cm2)
5000
600V
4000
3000
2000
Theory
1000
Experiment
0
0.25
0.3
γ
0.35
0.4
定常状態の計算では壊れない!!!
何故、MOSFET-mode IGBTは負荷短絡耐量が低いか？
仮説：アノード側高電解で電流集中が起きる？
８セルと1/2Cellでの比較
拡大
1360K
½ Cell
多Cell
½ Cell
１．最大温度の増大
２．ピーク電流の増大
３．ラッチアップ
電流が流れJCを超えると高電界が裏面に移動!!
1e-7 step
us
0.4us
0.7
電界 (V/cm)
0.
5u 0.6
s
us
X=0.6um
0.3us
0.2us
0.1us
0us
アノード側の高電界でアノード側が高温になる!!
7us
8u
s
温度(K)
6us
5us
4us
3us
電界(V/cm)
新しい現象 7us以降でアノード側の高電界が解消!!
3us
4us
6us
5us
7us
8us
アノード側の温度上昇でPエミッタのγが上昇？
VG=15V
多セル（8Cell）での計算
X=80um
チャネル電子電流は均一に流れるが
電流のフィラメントが発生
t=0.5us
t=0.7us
t=0.6us
Y=110umでの電子電流密度
電子電流密度(A/cm2)
3
4
5
6
8
7
9
10
1us
2us
Y=110umでの電子電流
電界 (V/cm)
３usで高温になり、アノード側の高電界が解消
1us
2
3
8
10 9
7 6
5
4
電界1usごと
３usまでは裏面温度が上昇、その後、
高温領域はNベース内部に移動
温度(K)
10
9 8
7
6
5
4
3
2
1us
Temp 1usごと
温度上昇の推移
t=1us
2us
3us
4us
t=5us
6us
7us
8us
P-baseが
が高温で
高温で
Intrinsicになり
になり
Latch-up
拡大
多Cell
t=9us
10us
γ と γMOS の関係が電荷の正負を決める!!
Q = qN D + p − n = qN D + (
γ
vh
+
γ −1
vh + ve
(γ − γ MOS ) J
= qN D +
vh ve
γ MOS
µp
vh
=
=
µ p + µ n vh + ve
ve
)J
高電界解消は γMOS の低下で引き起こされる!!
アノード側 高電界解消
2次元では160umピッチで集中が起きる！
3次元では更に大きな温度上昇！
電流集中が点で起きれば大きな温度上昇！
TCAD活用での問題点とポイント
現状のTCAD Toolでの解析は困難
仮説を立てる！
↓
検証・解析
Clue
END