1. No category

DNAをチャネルとするSi半導体
MOSFET
-DNAのメモリ機能を発見兵庫県立大学大学院工学研究科
教授 松尾直人, 准教授 部家 彰,
教授 山名一成, 助教 高田忠雄
広島大学ナノデバイス・バイオ融合科学研究所
研究員 佐藤 旦, 教授 福山正隆,
教授 横山 新
1
1 背景
“Moore's Law”
半導体の集積度が24ヶ月で2倍となる
．
Si-CMOSはムーアの法則に従って微細化・大
規模集積化が進んだが、14 nmスケールを超
えると非常に困難になる．
デバイスの
小型化
無機半導体材料
微細化の限界
トップダウン手法
(ドライエッチング，リソグラフィなど)
2
DNA
デオキシリボ核酸(DNA)
○電気を流す
○半導体
○配列情報に基づいた自己組織化
adenine
水素結合
A T
thymine
O
H
O
N
O
ナノ構造体を形成
O
N H O
N
N
N H N
O
N
O
O
πスタッキング
3.4 Å
O
N
O
N
O
H
H N
N H
O
N
N
N
O
N H
O
H
guanine
ナノサイズ・ボトムアップ構造を
持つDNA微細回路の可能性
3.4 nm
G
C
2 nm
O
O
cytosine
3
2 目的
本研究では、DNAチャネル/SiO2/ Si(ゲート)構造
におけるキャリア挙動について調べることを目的と
した。
AGE
1nm
AGEAGE
Si
SiH
H
H
H
H H
H
H
H
CH
HC
CH
C C
HC
CH
C
CH
C
H
CH
C
H
O H HO
CH
H
C
SH
H
H
H
H
OH
OH
H
S
W=100mm
L=120nm
250μm
4
3 実験方法
サブミクロンギャップ電極の作製
5
平面図
断面図
SOI上に形成したSiアイランド
Si細線の断面SEM像
6
細く（120nm）て長い（100mm）細線(アスペクト比８３３)
作製上のノウハウ
Siエッチング後の平面SEM像
1 mm
幅120 nm（設計）
dose量：80 μC/cm2
断線
100 nm
幅40 nm（設計）
dose量：160 μC/cm2
120 nm 幅
の連続線
作製に成功
目標より細く設計し、ドーズ量で完成幅を制御
7
酸化炉
電子線描画装置（日立HL700）
マスクレス露光装置
RIE酸化膜エッチング装置
広島大学ナノテクノロジープラットフォームで利用した装置
8
電極の光学顕微鏡写真
チャネル幅 W = 100mm
チャネル長 L = 120nm
L
Drain
W
Channel
Source
100mm
30μm
9
SH基修飾長鎖DNAの合成（PCR法）
SS
Primer
l - DNA 約48000bp
95℃
72℃
SS
400bp, 約136nm
Primer
S
S
DTT処理
60℃
S
S
ジチオトレイトール (dithiothreito）
H
S
S
H
10
Si基板へのDNAの固定化
SH
SH SH
Allyl glycidyl ether (AGE)
S
H
O
hν
H
H
Ｓｉ
UV照射による
光反応
O
O
O
Ｓｉ
S
S
O
OH
O
O
OH
O
Ｓｉ
11
デバイスの測定条件
W:channel width
(100mm)
400bp SH－DNA－SH修飾電極
Ｓ
Ｓ
Ｓ
Ｓ
L:channel length (120 nm)
測定条件
AGE
1nm
AGEAGE
Si
SiH
H
H
H
H H
H
H
H
H
CH
HC
CH
C C
HC
CH
C
CH
C
H
CH
C
H
O H HO
CH
H
C
SH
H
H
H
H
OH
OH
S
Measurement range : -1V ～ 1V
Integration time : 16.7 ms
Delay time : 500 ms
測定装置：Keithley 6430
Refresh :測定毎に10s，30s程
ゲート電圧を印加した．
12
4 結果
178.6n m
150n m
69.842n m
98.265n m
Si
SiO2
DNA
Difference 28.423n m
Without DNA
With DNA
ＤＮＡ形成前後のＳｉナノギャップのＡＦＭ像.
13
(a)
Drain current (mA)
0.6
0.4
0.2
0.0
-0.2
-0.4
-1.0
Drain current (mA)
0.6
(b)
Vg = 0V
Vg = -1V
Vg = -2V
Vg = -3V
Vg = -4V
Vg = -5V
0.4
0.2
0.0
-0.5
0.0
0.5
1.0
Drain voltage (V)
Vg = 0V
Vg = 1V
Vg = 2V
Vg = 3V
Vg = 4V
Vg = 5V
-0.2
-0.4
-1.0
-0.5
0.0
0.5
1.0
Drain voltage (V)
正ゲート電圧(a) ，及び負ゲート電圧(b) 印加における
DNA トランジスタ のID-VD 曲線.
14
-5
1.5x10
-5
2.0x10-5
-1
0
1
Drain voltage (V)
1.0x10
-5
1.5x10
-5
1.0x10
5.0x10-6
5.0x10-6
0.0
0.0
-1.0
-0.5
0.0
0.5
Drain voltage (V)
1.0
Vg=0V
Vg=1V
Vg=2V
Vg=3V
Vg=4V
Vg=5V
-1.0
0.4
Drain current (mA)
dID/dVD
2.0x10-5
6.0
4.0
2.0
0.0
-2.0
-4.0
dID/dVD
Vg = 0V
Vg = -1V
Vg = -2V
Vg = -3V
Vg = -4V
Vg = -5V
2.5x10-5
Drain current (mA)
2.5x10-5
0.2
0.0
-0.2
-1
0
Drain voltage (V)
-0.5 0.0
0.5
Drain voltage (V)
1
1.0
VD=0.3V付近においてドレイン電流変化率が極値を示した．
DNAにトラップされた電子がチャネル中の電界によりデトラップされ電子と正
孔の再結合を生じ、質量作用の法則によりn+型Siから余分なホールがチャネ
ルに注入された為と考えられる（動作素過程④）
チャネルコンダクタンスとドレイン電圧値の関係
15
Drain current (μA)
2.6
2.5
2.4
2.3
2.2
2.1
2.0
1.9
1.8
VG = 0V
VD = 1V
‐50V
‐30V
‐40V
‐20V
0V
‐10V
‐5V
0
2
4
Refresh time: 10s
6
8
10
Repetition number
12
14
DNA内にトラップされた電子がVG=-30Vより大きいゲート電圧を印加することに
よりデトラップしたために電界効果の増幅が抑制された．尚，電界効果の増幅と
は動作素過程①において，ＧＣＴｒａｐに捕獲されている電子とのクーロン引力に
よりホールトンネル確率が増加する事を指す．
この結果からDNA内部には電子のトラップが多数存在することが考えられ，測
定毎に増加する電流値はゲートに負電圧を印加するRefreshによって抑制でき
る事が確認できた．
ドレイン電流値とRefresh電圧値の関係
16
Without refresh
With refresh (VG = -20V)
 Drain current (mA)
0.6
With refresh (VG = -50V)
0.4
0.2
0.0
Refresh time: 30s
-0.2
1
2
3
Repetition number
4
測定毎に30秒Refreshを行うと電流値の上昇が見られなかった上に，10秒
Refreshを行った場合のVG=-20V，VG=-50Vと比較すると電流減少率は変化は見
られなかった．この為、トラップされた電子をすべてデトラップさせるにはVG=50Vで10秒間印加すればよいことが分かった．
ドレイン電流増加率と測定回数の関係
17
ドレイン電圧を双方向に印加した場合の差は0.15Vである。
この現象がDNA-メモリーFETとなることを示唆する。
ID-VD特性のヒステリシス
18
AT Trap Level
AGE
DNA
GC Trap Level
Source
n+Si
-
④GCにトラップされた電子のデトラッ
プ，及び電子とホールのチャネルで
の再結合．質量作用に基づく過剰な
ホール注入を生じる．
AGE
⑥
⑥
⑧
-
Drain
n+Si
⑦
-
Ec
⑤ホールのAGEのトンネルを介した
チャネルからソースへの注入．
Ev
⑥⑦ATTrapから誘起された電子の
GCTrapへの捕獲，又は，GCTrapから
のデトラップ．
③
⑤
+
④
-
+
+
②
①
+
①n+SiからAGEのトンネル伝導を介し
たホール注入．
⑧電子のAGEトンネルを介した
チャネルからドレインへの注入．
②ホッピングが一部関与したＤＮＡ
中におけるバンド伝導．
③4塩基中最もイオン化ポテンシャ
ルが低いグアニンにてトラップサイ
トを介したホール誘起，このトラッ
プサイトへの電子捕獲．
DNAメモリートランジスタの動作素過程
19
新技術の特徴・従来技術との比較
• 従来技術Si-CMOS技術は14nm以下では作
製技術が困難になる問題があったが、自己組
織化の特徴を持つDNAをチャネルとするSiMOSFETはその問題を解決する可能性があ
る。
• 本技術の適用により、チャネル形成をDNAの
自己組織化で可能である事から、プロセスコ
ストを削減されることが期待される。
20
想定される用途
• 本技術の特徴を生かすためには、最小線幅
14nm以降のプロセスに適用することで製造
コストのメリットが大きいと考えられる。
• 本技術は、dRAM等のメモリー分野・用途、又
は生体センサー分野・用途に展開することが
可能と考えられる。
21
実用化に向けた課題
• 現在、基板ゲート構造について開発済み。し
かし、高温耐性、ボトムゲート構造が未解決で
ある。集積回路応用を検討する上でボトム
ゲート構造は必要不可欠である。
• 乾燥状態のDNAは高温動作も可能と考えら
れる事から、高温耐性について実験データを
取得する。
• 実用化に向けて、ボトムゲート構造作製技術
を確立する必要もあり。
22
企業への期待
• 上記の課題は克服できると考えている。
• Beyond-CMOSの技術を検討しているデバイ
ス製造型企業、材料開発型企業との共同研
究を希望。
• また、新規メモリーを開発中の企業、同分野
への展開を考えている企業には、本技術の導
入が有効と思われる。
23
お問い合わせ先
兵庫県立大学大学院工学研究科
物質系工学専攻
松尾 直人
ＴＥＬ 079－267 － 4907
ＦＡＸ 079－267 － 4907
e-mail nmatsuo＠eng.u-hyogo.ac.jp
24