1. No category

SURE: Shizuoka University REpository
http://ir.lib.shizuoka.ac.jp/
Title
Author(s)
CMOSイメージセンサのためのカラム並列2段シングルス
ロープA/D変換器に関する研究
今井, 快多
Citation
Issue Date
URL
Version
2013-12
http://hdl.handle.net/10297/7964
none
Rights
This document is downloaded at: 2015-02-01T01:12:31Z
（課程博士・様式７）(Doctoral qualification by coursework,Form 7)
学 位 論 文 要 旨
Abstract of Doctoral Thesis
専
攻：ナノビジョン工学
氏 名：今井 快多
論文題目：
CMOS イメージセンサのためのカラム並列 2 段シングルスロープ A/D 変換器に関する研究
Title of Thesis：A Study on Column-parallel Single-slope Analog-to-digital Converters
for CMOS Image Sensors
論文要旨：
Abstract：
本論文は，微細化が進む CMOS イメージセンサにおいて重要性が高まっているカラム並
列シングルスロープ A/D 変換器の高分解能化と高速化に関する研究である．近年の CMOS
イメージセンサは，画素サイズが 1 μm 角を下回るほど微細化が進み，また同時に画素構造
の改善によって微細画素でも扱える電荷量が増えつつある．高分解能・高速 A/D 変換は，
CMOS イメージセンサのいずれの用途でも重要であるが，微細画素に応ずる微細カラムに
は，例えばサイクリック方式のような高分解能・高速 A/D 変換器を集積することは困難で
あった．一方，シングルスロープ A/D 変換器は，微細カラムに集積できるという点で優れ
るが，高分解能化と高速化の両立が困難とされてきた．
本論文の目的は，これらの課題を解決するために，時間電圧変換回路を用いた 2 段シン
グルスロープ A/D 変換器を提案し，高速高分解能 A/D 変換を微細カラム内で実現するこ
とにある．
第 2 章では，CMOS イメージセンサの読み出し回路の概要について述べる．CMOS イ
メージセンサの読み出し構成の中で，列毎に A/D 変換を行うカラム並列 A/D 変換方式は，
データレート・ノイズ特性・レイアウト自由度の点で優れており，現在最も広く用いられ
ている．このカラム並列 A/D 変換器には，シングルスロープ方式，サイクリック方式，折
り返し積分方式，逐次比較方式，ΔΣ方式などが用いられているが，それぞれ面積効率や
電力効率などで見て，有利とする点が異なる．また，イメージセンサとして総合性能を評
価する性能指数は広く用いられているものの，面積まで含めてカラム並列 A/D 変換器の性
能を評価するものは無く，これらを考慮したカラム並列 A/D 変換器の性能指数を提案し，
各 A/D 変換方式毎の代表的な報告例についての比較を試みる．
第 3 章では，高分解能・高速変換が実現されたカラム並列シングルスロープ A/D 変換器
のための，カラム分散型ランプ信号生成器を提案する．従来のランプ信号生成器はカラム
外に配置されていた．そのため，理想的な駆動力を持つ駆動回路を用いても，ランプ信号
配線の寄生抵抗により，その信号は非線形誤差を生じる．また，離散時間型のランプ信号
生成器の場合，分解能が増えると指数関数的に回路が増大し，高速化も困難となる．提案
回路は，各カラム内に容量と電流源で構成されるランプ信号生成器を分散配置することに
より，配線の寄生抵抗の影響を受けずにランプ信号をカラムに提供する．ここでカラムに
分散することで製造ばらつきの影響が懸念されるが，隣接カラム間でランプ信号ノードを
相互配線することで，20%もの大きな製造ばらつきが生じても，正味のランプ信号の勾配ば
らつきが 12 ビット分解能で 1LSB 以下となることをシミュレーションにより示す．
第 4 章では，
時間電圧変換回路を用いた 2 段シングルスロープ A/D 変換器を提案する．
シングルスロープ A/D 変換器は，量子化誤差が時間領域に存在する．提案方式では，この
量子化誤差を，時間電圧変換回路を用いて時間領域から電圧領域に変換し，その電圧を入
力として 2 段目の A/D 変換を行う．このように時間電圧変換を伴うことにより，既存の 2
段シングルスロープ A/D 変換器で実現できなかった残差増幅を行うことが可能となる．残
差増幅を行うことで，
2 段目 A/D 変換器に必要となる精度は大きく緩和されることを示す．
さらに，14 ビット分解能を持つ提案回路を搭載した 30 fps 片側読み出しのセンサと 120
fps 両側読み出しのセンサを試作した．30 fps センサの評価結果からは，提案回路の正常
な動作と，報告されている他の方式に並ぶ性能が確認された．120 fps センサについては，
面積効率 1.2 ns·μm2/code と，カラム A/D 変換器の性能指数 62 nJ·μm2/code のいずれも
従来方式と比較して最も良好な性能が達成され得ることが示唆される．また，両側読み
出しを偶奇列毎に行うことで，1.4 μm 角の画素にも本技術が適用できることを示す．
第 5 章では，2 段シングルスロープ A/D 変換器に用いる時間電圧変換回路の補正技術を
提案する．提案する補正技術は，カレントミラー回路のバイアス電圧をフィードバックに
よって制御することによって，時間電圧変換回路の変換比をカラム毎に補正できる．提案
技術によって，30 fF を設計値とする容量が 10 fF から 50 fF と大きくばらついても，こ
れを十分な精度で補正できることをシミュレーションにより示す．
本研究により，微細画素を有する CMOS イメージセンサにおいてもカラム並列 A/D 変
換器による読み出しが可能となり，CMOS イメージセンサのさらなる高性能化が実現され
ると考えられる．