1. No category

TB-FMCH-HDMI2 ハードユーザマニュアル
TB-FMCH-HDMI2
ハードユーザマニュアル
2 入出力版（工場出荷版）
Rev.1.03
Rev.1.03
1
TB-FMCH-HDMI2 ハードユーザマニュアル
変更履歴
版数
日付
内容
Rev.0.01
2010/11/19
暫定版
Rev.0.02
2010/11/24
7.7
FPGA ピンアサイン
追記
8.7
FPGA ピンアサイン
追記
Rev.0.03
2010/11/26
担当者
鉄地川原
■使用上の注意点
鉄地川原
④削除
鉄地川原
1.
添付品
変更
2.
概要 変更
3.
特徴 変更、
4.
ブロック図、基板外観図、基板仕様を
図 3-1 FMC-HPC
変更
TB-FMCH-HDMI2-RX 説明の章に移動
※コメント文
4.9.
4.10.
表 4.8
削除
説明欄
変更
ブロック図、基板外観図、基板仕様を
5.
TB-FMCH-HDMI2-TX 説明の章に移動
5.9.
Rev.0.04
Rev.0.05
2010/12/9
2010/12/12
※コメント文
削除
5.10.
表 5.7
説明欄
変更
4.12
対応画像サイズの章を追加
5.12
対応画像サイズの章を追加
エンコード、デコーダ⇒レシーバ、トランスミッタに変更
鉄地川原
鉄地川原
表 4-6 DS9,DS10 の変更
表 4-6 DS1,DS2 の変更
6.DDC 接続 “項”で章を分割
6.DDC 接続 付属ケーブル使用と記載
TB-FMCH-HDMI⇒TB-FMCH-HDMI2 へ変更
4.5 EEPROM のコメント変更
表 4-2 表の変更
4.6 外部供給電源のコメント変更
表 5-2 変更
5.6 外部供給電源のコメント変更
表 6-1 JP6,JP7,JP3,JP4 設定を追加
表 6-2 JP6,JP7,JP3,JP4 設定を追加
4.11 図削除（暫定版）
5.11 図削除（暫定版）
P53(白紙)削除
3.特徴の変更
Rev.1.00
2011/02/01
リリース版
鉄地川原
Rev.1.01
2011/02/23
基板写真を差し替え
鉄地川原
Rev.1.02
2012/10/18
表 5-6 追加
柳澤
Rev.1.03
2014/08/13
表 5-7 修正
天野
Rev.1.03
2
TB-FMCH-HDMI2 ハードユーザマニュアル
目 次
1.
2.
3.
4.
5.
6.
7.
8.
関連書類と付属品.................................................................................................................................................................. 9
概要.............................................................................................................................................................................................. 9
特徴.............................................................................................................................................................................................. 9
TB-FMCH-HDMI2-RX 説明 ............................................................................................................................................. 10
4.1.
ブロック図 ............................................................................................................................... 10
4.2.
基板外観図 ................................................................................................................................11
4.3.
基板仕様 ................................................................................................................................... 12
4.4.
基板への電源供給 ..................................................................................................................... 13
4.5.
HDMI 受信部............................................................................................................................. 14
4.6.
FMC コネクタ部 ....................................................................................................................... 15
4.7.
その他のインタフェース .......................................................................................................... 18
4.7.1.
EEPROM インタフェース ................................................................................................ 18
4.7.2.
JTAG インタフェース ....................................................................................................... 18
4.7.3.
汎用クロックインタフェース ........................................................................................... 18
4.8.
表示機能 ................................................................................................................................... 19
4.9.
操作機能 ................................................................................................................................... 19
4.10.
FPGA ピンアサイン ............................................................................................................. 20
4.11.
FPGA 出力データ位相について .......................................................................................... 27
4.12.
対応画像サイズについて ...................................................................................................... 28
4.12.1.
2D 画像サイズ .................................................................................................................. 28
4.12.2.
3D 画像サイズ .................................................................................................................. 28
TB-FMCH-HDMI2-TX 説明 ............................................................................................................................................. 29
5.1.
ブロック図 ............................................................................................................................... 29
5.2.
基板外観図 ............................................................................................................................... 30
5.3.
基板仕様 ................................................................................................................................... 31
5.4.
基板への電源供給 ..................................................................................................................... 32
5.5.
HDMI 送信部............................................................................................................................. 33
5.6.
FMC コネクタ部 ....................................................................................................................... 34
5.7.
その他のインタフェース .......................................................................................................... 37
5.7.1.
JTAG インタフェース ....................................................................................................... 37
5.7.2.
汎用クロックインタフェース ........................................................................................... 37
5.8.
表示機能 ................................................................................................................................... 38
5.9.
FPGA ROM と機能対応について ............................................................................................. 38
5.10.
操作機能 ............................................................................................................................... 39
5.11.
FPGA ピンアサイン ............................................................................................................. 40
5.12.
FPGA 入力データ位相について ........................................................................................... 47
5.13.
対応画像サイズについて ...................................................................................................... 48
5.13.1.
2D 画像サイズ .................................................................................................................. 48
5.13.2.
3D 画像サイズ .................................................................................................................. 48
DDC 接続（Normal/ Through） ......................................................................................................................................... 49
6.1.
DDC 接続（Normal） ............................................................................................................... 49
6.2.
DDC 接続（Through） ............................................................................................................. 50
出荷時のスイッチ設定 ........................................................................................................................................................ 51
使用例 ....................................................................................................................................................................................... 55
Rev.1.03
3
TB-FMCH-HDMI2 ハードユーザマニュアル
図目次
図 3-1 FMC コネクタ ピン配置図 ..................................................................................................... 9
図 4-1 TB-FMCH-HDMI2-RX ブロック図 ........................................................................................ 10
図 4-2 TB-FMCH-HDMI2-RX
部品面基板外観図 ...........................................................................11
図 4-3 TB-FMCH-HDMI2-RX
半田面基板外観図 ...........................................................................11
図 4-4 TB-FMCH-HDMI2-RX
基板寸法図 ..................................................................................... 12
図 4-5 TB-FMCH-HDMI2-RX 電源系統図 ........................................................................................ 13
図 4-6 FPGA 出力データタイミング図 ........................................................................................... 27
図 5-1 TB-FMCH-HDMI2-TX ブロック図 ........................................................................................ 29
図 5-2 TB-FMCH-HDMI2-TX
部品面基板外観図 ........................................................................... 30
図 5-3 TB-FMCH-HDMI2-TX
半田面基板外観図 ........................................................................... 30
図 5-4 TB-FMCH-HDMI2-TX
基板寸法図...................................................................................... 31
図 5-5 TB-FMCH-HDMI2-TX 電源系統図 ........................................................................................ 32
図 5-6 FPGA 入力データタイミング図 ........................................................................................... 47
図 6-1 DDC 接続（Normal）の系統図 ............................................................................................ 49
図 6-2 DDC 接続（Through）の系統図 ........................................................................................... 50
図 7-1 TB-FMCH-HDMI2-RX 出荷設定部品面 ................................................................................ 51
図 7-2 TB-FMCH-HDMI2-TX 出荷設定部品面 ................................................................................ 53
図 8-1 使用例 .................................................................................................................................. 55
表目次
表 4-1 HDMI コネクタ（受信側） ................................................................................................... 14
表 4-2 SCL/SDA ジャンパ設定 ........................................................................................................ 14
表 4-3 JP1 ジャンパ設定 ................................................................................................................. 15
表 4-4 FMC コネクタピンアサイン ................................................................................................. 16
表 4-5 JTAG コネクタ ..................................................................................................................... 18
表 4-6 LED 表示 ............................................................................................................................... 19
表 4-7 スイッチ操作 ....................................................................................................................... 19
表 4-8 FPGA ピンアサイン ............................................................................................................. 20
表 5-1 HDMI コネクタ（送信側） ................................................................................................... 33
表 5-2 JP3 ジャンパ設定 ................................................................................................................. 34
表 5-3 FMC コネクタピンアサイン ................................................................................................. 35
表 5-4 JTAG コネクタ ..................................................................................................................... 37
表 5-5 LED 表示 ............................................................................................................................... 38
表 5-6 ROM と入出力フォーマットの関係 ..................................................................................... 38
表 5-7 スイッチ操作 ....................................................................................................................... 39
表 5-8 FPGA ピンアサイン ............................................................................................................. 40
表 6-1 DDC 設定（Normal）ジャンパ設定 ..................................................................................... 49
表 6-2 DDC 設定（Through）ジャンパ設定 ................................................................................... 50
表 7-1 TB-FMCH-HDMI2-RX 出荷時の設定（JP ピン） ................................................................ 51
表 7-2 TB-FMCH-HDMI2-RX 出荷時の設定（DSW、RSW）........................................................ 52
表 7-3 TB-FMCH2-TX 出荷時の設定（JP ピン）........................................................................... 53
表 7-4 TB-FMCH-HDMI2-TX 出荷時の設定（DSW、RSW） ........................................................ 54
表 8-1 使用例時の設定 .................................................................................................................... 55
Rev.1.03
4
TB-FMCH-HDMI2 ハードユーザマニュアル
はじめに
この度は、
「TB-FMCH-HDMI2」をお買いあげいただき、誠にありがとうございます。
ご使用の前に、本ユーザマニュアルをよくお読み頂き、ご理解の上、正しくお使い下さい。
また、お読みになった後はいつでも見られる所にお手元に保管して下さい。
安全上のご注意
必ずお守りください。
お使いになる人や他人への危害、財産への損害を未然に防止するため、必ずお守りいただくことを、次
のように説明しています。
●ご使用の前に、この項目を必ずお読みになり、正しく安全にお使いください。
●ここに示した注意事項は、安全に関する重大な内容を記載していますので、必ずお守りください。
●お読みになった後は、お使いになる方がいつまでも見られる所に保管してください。
表示内容を無視して誤った使い方をしたときに生じる危害や損害の程度を次の表示で区分し、説明して
います。
危険
誤った取り扱いをしたときに、死亡や重傷に結びつきます。
警告
誤った取り扱いをしたときに、死亡や重傷に結びつく可能性があります。
注意
誤った取り扱いをしたときに、傷害または家屋・家財などの損害に結びつきます。
お守りいただく内容の種類を次の絵表示で区分し、説明しています。
(下記は絵表示の一例です)
必ず電源を切断してください。
分解禁止
!
Rev.1.03
絶対に行わないでください。
5
TB-FMCH-HDMI2 ハードユーザマニュアル
警告
万が一異常が発生したときは、電源を切断してください！！
異常のまま使用すると、火災や感電の原因となります。すぐに電源を切り、
弊社営業担当にご連絡ください。
煙が出ている、変なにおいがするなど異常なときは、電源を切断してください！！
異常状態のまま使用すると火災や感電の原因となります。すぐに電源を切ったあと、
煙が出なくなったのを確認してから、弊社営業担当にご連絡ください。
分解・修理・改造しないでください。
分解・修理・改造すると、ショートや発熱により、火災や感電の原因となります。
点検・調整・修理は弊社営業担当にご依頼ください。
空冷ファンを触らないようにしてください。(ファン取り付け時)
!
空冷ファンは高速で回転しているため、指を近づけたりすると、怪我をする恐れがありま
す。絶対に触らないようにしてください。
!
不安定な場所には置かないでください。
ぐらついた台の上や傾いた所などに置くと、落ちたり倒れたりして怪我や故障の原因とな
ります。
!
落としたり、破損した場合には使わないでください。
!
金属製の物が直接触れないようにしてください。
!
ほこりや湿気の多い場所、水分のかかる場所に置かないでください。
!
本製品を濡らしたり、濡れた手で触れないでください。
!
火災や感電の原因となります。
火災や感電の原因となります。
火災や感電の原因となります。
本装置が故障したり、発煙、発火、感電の原因となり危険です。
本製品のコネクタ(金メッキ部分)に触れないでください。
コネクタの表面に汗や皮脂等の汚れが付着し、コネクタの接触不良の原因になります。ま
た、静電気により本装置内部の故障、火災や感電の原因となります。
Rev.1.03
6
TB-FMCH-HDMI2 ハードユーザマニュアル
注意
次のような場所での使用・保管はしないでください。
!
●湿気やほこりの多い場所
●押入れや本棚など、風通しの悪い場所
●油煙や湯気が当たる場所
●直射日光の当たる場所
●熱器具の近く
●閉めきった自動車など、高温になるところ
●静電気の影響が強いところ
●水や薬品の触れるところ
このような場所に置くと、ショートや発熱などにより、火災や感電、事故、
変形の原因となることがあります。
!
重いものを置かないでください。
本製品が破損することがあります。
Rev.1.03
7
TB-FMCH-HDMI2 ハードユーザマニュアル
■使用上の注意点
本商品は、HDMI レシーバ機能を実現する TB-FMCH-HDMI2-RX と、HDMI トランスミッタ機能を実
現する TB-FMCH-HDMI2-TX で構成されます。
又、Molex 製 HDMI コネクタと Samtec 製 FMC コネクタ（HPC）のインタフェースを提供します。
目的外の使用により生じた損害に関して、当社は一切責任を負いません。
・目的通りの使用であっても、下記の原因により生じた損害に関して、当社は一切責任を負いません。
①地震・雷、風水害および当社の責任以外の火災、第三者による行為、その他の事故、お客様の
故意または過失あるいは誤用、その他異常な条件下での使用。
②本商品の使用、または使用不能から生ずる二次的影響。(事業の中断等)
③ユーザマニュアルの記載内容を守らない使用。
④当社が関与しない接続機器との組み合わせによる誤動作。
・次のような場合には保証の責任を負いかねますので、あらかじめご了承ください。
①本製品の使用によって生じたデータの消失や破損。
②本製品の使用によって生じた、いかなる結果やその他の異常。
③弊社の責任によらない製品の破損または改造による故障。
・本製品は研究・実験・評価を目的として開発した製品です。従って、信頼性を求める用途での使用
は固くお断り致します。
・本製品の修理は、故障箇所の部分修理ではなく、基板単位の有償交換となります。
・初期不良に関しては、無償で交換します。但し、本製品納入後 2 週間以内にご連絡・ご確認を
頂いた場合に限ります。
・基板仕様に関しては、予告なく変更することがあります。また予告なく製造中止とすることが
あります。
Rev.1.03
8
TB-FMCH-HDMI2 ハードユーザマニュアル
1. 関連書類と付属品
・本基板に関するドキュメント類は、弊社 Web サイトの Club-X よりダウンロードして下さい。
【添付品】
・基板固定用スペーサセット
・ボード間ジャンパケーブル
2. 概要
TB-FMCH-HDMI2 は、AnalogDevices 社製の HDMI レシーバ"ADV7612"搭載基板と、HDMI トラ
ンスミッタ"ADV7511"搭載基板があります。
(セットで TB-FMCH-HDMI2 と呼称しております。その為、本書では、RX 部と TX 部に分けて記
載しております。)
それぞれの基板にはレシーバ/トランスミッタが 2 個独立して搭載しており、高解像度に対応可能
となっております。
また、Samtec 社製 FMC コネクタと Molex 製 HDMI コネクタを採用し、High-Pin Count のコネク
タを搭載したプラットフォーム基板との接続を想定しております。
3. 特徴
・搭載 HDMI デバイス
レシーバ
： AnalogDevices 製 ADV7612BSWZ-P
トランスミッタ
： AnalogDevices 製 ADV7511KSTZ-P
・FMC コネクタ
： Samtec 製 ASP-134488-01
・HDMI コネクタ(共通)
： Molex 製 5002541927
・電源供給（共通）
： ジャンパスイッチにより供給電源の切り替えが可能
・RX 基板には、Display Data Channel(以下、DDC)用 EEPROM を搭載し、
AnalogDevices 製 ADV7612BSWZ-P の動作をジャンパ設定にて設定可能
図 3-1 FMC コネクタ ピン配置図
Rev.1.03
9
TB-FMCH-HDMI2 ハードユーザマニュアル
4. TB-FMCH-HDMI2-RX 説明
ブロック図
4.1.
TB-FMCH-HDMI2-RX のブロック図を示します。
FMC-HPC コネクタは基板の半田面側に搭載されております。
FMC-HPC
FPGA
DEC#0
LA[33:00]_P/N
HA[23:00]_P/N
CLK[3:0]_M2C_P/N
HDMI#0（RX)
RX#0_P[35:0]
RX#0_C、RX#0_0～2
RX#0_VS/HS/DE
RX#0_LLC
RX#0_DDCA_SCL
RX#0_DDCA_SDA
RX#0_I2S[3:0]
CEC#0
RX#0_SPDIF
DET0
RX#0_SCLK
HPD#0
RX#0_LRCLK
RX#0_MCLKOUT
500254-1927
RX#0_SCL
DDC0_SCL
RX#0_SDA
DDC0_SDA
RX#0_INT1/CSN
CLK
DDC0_5V
RX#0_RESETN
28.6363MHz
SYSCLK_P
RX#0_CEC
KC5032C27.000
DDC0_HPD
ADV7612
DDC0_GND
RX#0_DET1
DDC0
RX#0_HPD_IO
ASP-134488-01
DDC_GND0
EEPROM#0
RX#0_DDCA_SDA_F
RX#0_DDCA_SCL_F
24LCS22A
LED[7:0]
DEC#1
DSW[7:0]
RSW[3:0]
HDMI#1（RX)
RX#1_P[35:0]
RX#1_C、RX#1_0～2
RX#1_VS/HS/DE
RX#1_LLC
RX#1_DDCA_SCL
RX#1_DDCA_SDA
RX#1_I2S[3:0]
CEC#1
RX#1_SPDIF
DET1
RX#1_SCLK
HPD#1
RX#1_LRCLK
JTAG
RX#1_MCLKOUT
DDC1_SCL
RX#1_SDA
PROM
87832-1420
500254-1927
RX#1_SCL
FPGA_TCK/TMS/TDI/TDO
DDC1_SDA
RX#1_INT1/CSN
FPGA_D[7:0]
DDC1_5V
RX#1_RESETN
28.6363MHz
FPGA_DONE
FPGA_INITB
RX#1_CEC
FPGA_PROGB
DDC1_HPD
ADV7612
DDC1_GND
RX#1_DET1
FPGA_CCLK
RX#1_HPD_IO
RX#1_DDCA_SDA_F
XCF16PFSG48C
DDC1
DDC_GND1
EEPROM#1
RX#1_DDCA_SCL_F
24LCS22A
XC6SLX45-3FGG484C
図 4-1 TB-FMCH-HDMI2-RX ブロック図
主な機能
１．HDMI 受信機能（ADV7612⇒FPGA）
２．FMC コネクタインタフェース（FPGA⇒FMC-HPC コネクタ）
３．EEPROM インタフェース
４．JTAG インタフェース
５．汎用クロックインタフェース（27MHz）
６．汎用スイッチ
７．汎用 LED
８．DDC 接続（Normal/ Through）
Rev.1.03
10
TB-FMCH-HDMI2 ハードユーザマニュアル
4.2.
基板外観図
TB-FMCH-HDMI2-RX の外観図を記載します。
注意）本基板では、HDMI レシーバを保護するためにアクリル板を取り付けております。
アクリル板は取り外さずにご使用下さい。
FPGA
HDMIレシーバ
HDMIコネクタ
図 4-2 TB-FMCH-HDMI2-RX 部品面基板外観図
FMC-HPC
図 4-3 TB-FMCH-HDMI2-RX 半田面基板外観図
Rev.1.03
11
TB-FMCH-HDMI2 ハードユーザマニュアル
4.3.
基板仕様
TB-FMCH-HDMI2-RX の基板仕様を示します。
外形寸法
：W:160mm x H:69mm
層構成
：8 層
板厚
：1.6mm
材質
：FR-4
FPGA
：Xilinx 製 XC6SLX45-3FGG484C
FMC コネクタ
：Samtec 製 ASP-134488-01
HDMI コネクタ
：Molex 製 5002541927
図 4-4 TB-FMCH-HDMI2-RX 基板寸法図
Rev.1.03
12
TB-FMCH-HDMI2 ハードユーザマニュアル
4.4.
基板への電源供給
以下に、TB-FMCH-HDMI2-RX の電源系統を示します。
VCC_12V_IN
VCC_5V
LT3503EDCB
24LCS22A: 3mA x2 = 6mA
効率90%
135mA
（0.677W）
VCC_1.2V
LT3568EDD
FPGA_VCCINT : 485mA
562mA
計（6.753W）
効率90%
LT3503EDCB
VCC_3.3V
FPGA_VCAUX : 50mA
FPGA_VCCIO : 29mA
ADV7612 : 312.5mA x2 = 625mA
効率90%
750mA
(2.475W)
KC3225A: 6mA
LTC1326: 0.04mA
NC7SZ125: 0.02mA x2 = 0.04mA
XCF16 VCCIO : 40mA
LT3503EDCB
VCC_2.5V
FPGA_VCCIO : 261mA
効率90%
1170mA
（2.926W）
LTC3026EMSE
VCC_1.8V0
ADV7612 : 449.7mA
XCF16 VCCINT : 10mA
LTC3026EMSE
VCC_1.8V1
ADV7612 : 449.7mA
図 4-5 TB-FMCH-HDMI2-RX 電源系統図
Rev.1.03
13
TB-FMCH-HDMI2 ハードユーザマニュアル
HDMI 受信部
4.5.
HDMI コネクタは、5002541927（MOLEX）を使用しており、
HDMI レシーバは、ADV7612BSWZ-P（Analog Devices）を使用しています。
ESD 対策として以下の部品を使用しています。
・ESD 対策
RCLAMP0524、RCLAMP0504（Semtech）
以下に、HDMI コネクタのピンアサインを示します。
表 4-1 HDMI コネクタ（受信側）
ピン番号
名称
用途
1
TMDS DATA2+
TMDS 受信データ 2+
2
TMDS SHLD2
TMDS 受信データ 2
3
TMDS DATA2-
TMDS 受信データ 2-
4
TMDS DATA1+
TMDS 受信データ 1+
5
TMDS SHLD1
TMDS 受信データ 1
6
TMDS DATA1-
TMDS 受信データ 1-
7
TMDS DATA0+
TMDS 受信データ 0+
8
TMDS SHLD0
TMDS 受信データ 0
9
TMDS DATA0-
TMDS 受信データ 0-
10
TMDS CLK+
TMDS 受信クロック+
11
TMDS CLK SHLD
TMDS 受信クロック
12
TMDS CLK-
TMDS 受信クロック-
13
CEC
14
RESERVED
15
DDC_SCL
DDC シリアルクロック
16
DDC_SDA
DDC シリアルデータ
17
DDC/CEC GND
18
DDC_+5V
19
HOTPLUG_DET
シールド
シールド
シールド
シールド
CEC 信号
予備
DDC/CEC グランド
+5V 電源
ホットプラグ検出
レシーバ側には、EEPROM（24LCS22A-SN：Micro Chip）が実装されております。
本 EEPROM は、EDID データ格納用の EEPROM となっており、SCL 信号は JP6／JP3、
SDA 信号は JP7／JP4 を使用して切り替えを行います。
注意）尚、出荷時の EEPROM 内には、画像出力機器が映像出力を行う様に、仮の EEPROM データ
が収納されております。このデータ内の ID は、評価目的の架空の物ですので、実際の製品等への
ご使用はお控え下さい。
表 4-2 SCL/SDA ジャンパ設定
No
1
2
用途
シルク表示
DDC 接続
JP6：SCL0, JP7：SDA0
JP6：1-2 ショート
JP7：1-2 ショート
（Normal）
JP3：SCL1,JP4：SDA1
JP3：1-2 ショート
JP4：1-2 ショート
DDC 接続
JP6：SCL0, JP7：SDA0
JP6：2-3 ショート
JP7：2-3 ショート
（Through）
JP3：SCL1,JP4：SDA1
JP3：2-3 ショート
JP4：2-3 ショート
Rev.1.03
設定
14
TB-FMCH-HDMI2 ハードユーザマニュアル
FMC コネクタ部
4.6.
メインボードと接続をする FMC コネクタ（High-Pin Count）は、ASP-134488-01（SAMTEC）を
使用します。
TB-FMCH-HDMI2-RX への電源供給は、メインボードの+12V を使用します。
又、外部電源供給へ切替えることができます。
電源供給の設定は、JP1 を使用します。
表 4-3 JP1 ジャンパ設定
No
用途
シルク表示
設定
1
FMC コネクタ
12VIN_SEL
JP1：1-2 ショート
2
外部電源
12VIN_SEL
JP1：2-3 ショート
外部から電源供給する場合、以下のテストピンより入力します。
TP14：
12VIN
Rev.1.03
15
TB-FMCH-HDMI2 ハードユーザマニュアル
以下に、FMC コネクタのピンアサインを以下に示します。
表 4-4 FMC コネクタピンアサイン
ピン
A列
B列
C列
D列
E列
1
GND
RES1
GND
PG_C2M
GND
2
DP1_M2C_P
GND
DP0_C2M_P
GND
HA01_P_CC
3
DP1_M2C_N
GND
DP0_C2M_N
GND
HA01_N_CC
4
GND
DP9_M2C_P
GND
GBTCLK0_M2C_P
GND
5
GND
DP9_M2C_N
GND
GBTCLK0_M2C_N
GND
6
DP2_M2C_P
GND
DP0_M2C_P
GND
HA05_P
7
DP2_M2C_N
GND
DP0_M2C_N
GND
HA05_N
8
GND
DP8_M2C_P
GND
LA01_P_CC
GND
9
GND
DP8_M2C_N
GND
LA01_N_CC
HA09_P
10
DP3_M2C_P
GND
LA06_P
GND
HA09_N
11
DP3_M2C_N
GND
LA06_N
LA05_P
GND
12
GND
DP7_M2C_P
GND
LA05_N
HA13_P
13
GND
DP7_M2C_N
GND
GND
HA13_N
14
DP4_M2C_P
GND
LA10_P
LA09_P
GND
15
DP4_M2C_N
GND
LA10_N
LA09_N
HA16_P
16
GND
DP6_M2C_P
GND
GND
HA16_N
17
GND
DP6_M2C_N
GND
LA13_P
GND
18
DP5_M2C_P
GND
LA14_P
LA13_N
HA20_P
19
DP5_M2C_N
GND
LA14_N
GND
HA20_N
20
GND
GBTCLK1_M2C_P
GND
LA17_P_CC
GND
21
GND
GBTCLK1_M2C_N
GND
LA17_N_CC
HB03_P
22
DP1_C2M_P
GND
LA18_P_CC
GND
HB03_N
23
DP1_C2M_N
GND
LA18_N_CC
LA23_P
GND
24
GND
DP2_C9M_P
GND
LA23_N
HB05_P
25
GND
DP2_C9M_N
GND
GND
HB05_N
26
DP2_C2M_P
GND
LA27_P
LA26_P
GND
27
DP2_C2M_N
GND
LA27_N
LA26_N
HB09_P
28
GND
DP2_C8M_P
GND
GND
HB09_N
29
GND
DP2_C8M_N
GND
TCK
GND
30
DP3_C2M_P
GND
SCL
TDI
HB13_P
31
DP3_C2M_N
GND
SDA
TDO
HB13_N
32
GND
DP2_C7M_P
GND
+3.3VAUX
GND
33
GND
DP2_C7M_N
GND
TMS
HB19_P
34
DP4_C2M_P
GND
GA0
TRST
HB19_N
35
DP4_C2M_N
GND
+12V
GA1
GND
36
GND
DP2_C6M_P
GND
+3.3V
HB21_P
37
GND
DP2_C6M_N
+12V
GND
HB21_N
38
DP5_C2M_P
GND
GND
+3.3V
GND
39
DP5_C2M_N
GND
+3.3V
GND
VADJ
40
GND
RES0
GND
+3.3V
GND
Rev.1.03
16
TB-FMCH-HDMI2 ハードユーザマニュアル
ピン
F列
G列
H列
J列
K列
1
PG_M2C
GND
VREF_A_M2C
GND
VREF_B_M2C
2
GND
CLK1_M2C_P
PRSNT_M2C_L
CLK3_M2C_P
GND
3
GND
CLK1_M2C_N
GND
CLK3_M2C_N
GND
4
HA00_P_CC
GND
CLK0_M2C_P
GND
CLK2_M2C_P
5
HA00_N_CC
GND
CLK0_M2C_N
GND
CLK2_M2C_N
6
GND
LA00_P_CC
GND
HA03_P
GND
7
GND
LA00_N_CC
LA02_P
HA03_N
HA02_P
8
HA04_P
GND
LA02_N
GND
HA02_N
9
HA04_N
LA03_P
GND
HA07_P
GND
10
GND
LA03_N
LA04_P
HA07_N
HA06_P
11
HA08_P
GND
LA04_N
GND
HA06_N
12
HA08_N
LA08_P
GND
HA11_P
GND
13
GND
LA08_N
LA07_P
HA11_N
HA10_P
14
HA12_P
GND
LA07_N
GND
HA10_N
15
HA12_N
LA12_P
GND
HA14_P
GND
16
GND
LA12_N
LA11_P
HA14_N
HA17_P_CC
17
HA15_P
GND
LA11_N
GND
HA17_N_CC
18
HA15_N
LA16_P
GND
HA18_P
GND
19
GND
LA16_N
LA15_P
HA18_N
HA21_P
20
HA19_P
GND
LA15_N
GND
HA21_N
21
HA19_N
LA20_P
GND
HA22_P
GND
22
GND
LA20_N
LA19_P
HA22_N
HA23_P
23
HB02_P
GND
LA19_N
GND
HA23_N
24
HB02_N
LA22_P
GND
HB01_P
GND
25
GND
LA22_N
LA21_P
HB01_N
HB00_P_CC
26
HB04_P
GND
LA21_N
GND
HB00_N_CC
27
HB04_N
LA25_P
GND
HB07_P
GND
28
GND
LA25_N
LA24_P
HB07_N
HB06_P_CC
29
HB08_P
GND
LA24_N
GND
HB06_N_CC
30
HB08_N
LA29_P
GND
HB11_P
GND
31
GND
LA29_N
LA28_P
HB11_N
HB10_P
32
HB12_P
GND
LA28_N
GND
HB10_N
33
HB12_N
LA31_P
GND
HB15_P
GND
34
GND
LA31_N
LA30_P
HB15_N
HB14_P
35
HB16_P
GND
LA30_N
GND
HB14_N
36
HB16_N
LA33_P
GND
HB18_P
GND
37
GND
LA33_N
LA32_P
HB18_N
HB17_P_CC
38
HB20_P
GND
LA32_N
GND
HB17_N_CC
39
HB20_N
VADJ
GND
VIO_B_M2C
GND
40
VADJ
GND
VADJ
GND
VIO_B_M2C
Rev.1.03
17
TB-FMCH-HDMI2 ハードユーザマニュアル
その他のインタフェース
4.7.
本ボードには、以下のインタフェースも搭載します。
4.7.1.
EEPROM インタフェース
FPGA から EEPROM を制御する I2C インタフェースを搭載します。
EEPROM デバイス： 24LCS22A-SN
4.7.2.
（Micro Chip）
JTAG インタフェース
FPGA コンフィグ用として、JTAG コネクタを搭載します。
JTAG コネクタ： 87832-1420（Molex）
表 4-5 JTAG コネクタ
ピン
4.7.3.
信号
ピン
信号名
1
GND
2
3.3V
3
GND
4
TMS
5
GND
6
TCK
7
GND
8
TDO
9
GND
10
TDI
11
GND
12
NC
13
GND
14
NC
汎用クロックインタフェース
FPGA に汎用クロックを搭載します。
（27MHz 水晶発振器）
・KC5032C027.0000C30E00
Rev.1.03
（Kyocera）
18
TB-FMCH-HDMI2 ハードユーザマニュアル
表示機能
4.8.
本ボードに実装されている LED の表示内容を示します。
表 4-6 LED 表示
No
1
回路
シルク
番号
表示
DS1
LED0
用途
汎用 LED0
内容
[RX0]I2C コンフィグ状態
消灯：CFG done / 点灯：CFG 中
2
DS2
LED1
汎用 LED1
[RX0]I2C リードバック
消灯：エラー発生 / 点灯：エラーなし
3
DS3
LED2
汎用 LED2
[RX1]I2C コンフィグ状態
消灯：CFG done / 点灯：CFG 中
4
DS4
LED3
汎用 LED3
[RX1]I2C リードバック
5
DS5
LED4
汎用 LED4
未使用(点灯)
6
DS6
LED5
汎用 LED5
[RX0]入力ビデオ画像クロックモニタ
消灯：エラー発生 / 点灯：エラーなし
点滅：クロックあり / 消灯：クロックなし
7
DS7
LED6
汎用 LED6
[RX1]入力ビデオ画像クロックモニタ
点滅：クロックあり / 消灯：クロックなし
8
DS8
LED7
汎用 LED7
システム Reset モニタ
点灯：Reset 中 / 消灯：Reset 解除
9
DS10
HPD0
RX0 ホットプラグ表示
点灯：接続状態
10
DS9
HPD1
RX1 ホットプラグ表示
点灯：接続状態
11
DS11
DONE
コンフィグ表示
点灯：コンフィグ完了
12
DS12
12VLED
12V 電源表示
点灯：12V 電源投入中
操作機能
4.9.
本ボードに実装されているスイッチの機能を示します。
表 4-7 スイッチ操作
回路
シルク
番号
表示
1
S1-1
DSW
2
S1-2
DSW
3
S1-3
DSW
4
S1-4
DSW
5
S1-5
DSW
未使用
6
S1-6
DSW
未使用
7
S1-7
DSW
未使用
8
S1-8
DSW
9
S2
RSW
ROM 選択信号の選択 ON ： DSW 側有効 / OFF ： RSW 側有効
ADV7612 コンフィグ ROM 選択 ※’0’にして下さい。
10
S3
RST
FPGA リコンフィグ(3 秒長押し)
No
機能
ADV7612 コンフィグ ROM 選択
※ すべて ON にして下さい。
FPGA リセット（短押し）
Rev.1.03
19
TB-FMCH-HDMI2 ハードユーザマニュアル
4.10.
FPGA ピンアサイン
以下に、FPGA のピンアサインを示します。
FMC のピン配置について、8bit の場合は各 RGB 信号の上位 8bit に割り当てられます。
出力時は、下位 2bit に 2’b00 を埋めて下さい。
表 4-8 FPGA ピンアサイン
端子名
番号
IO
規格
CLK0_M2C_P
B10
O
LVCMOS25
RX#0_LLC 信号 (FPGA⇒FMC)
CLK1_M2C_P
C11
O
LVCMOS25
RX#1_LLC 信号 (FPGA⇒FMC)
LA00_P_CC
D6
O
LVCMOS25
RX#0_VSYNC 信号 (FPGA⇒FMC)
LA01_P_CC
C7
O
LVCMOS25
RX#0_HSYNC 信号 (FPGA⇒FMC)
LA02_P
D9
O
LVCMOS25
RX#0_DE 信号 (FPGA⇒FMC)
LA03_P
D7
O
LVCMOS25
RX#0_P0 信号 (FPGA⇒FMC)
[B0]
LA04_P
C13
O
LVCMOS25
RX#0_P1 信号 (FPGA⇒FMC)
[B1]
LA05_P
B14
O
LVCMOS25
RX#0_P2 信号 (FPGA⇒FMC)
[B2]
LA06_P
D15
O
LVCMOS25
RX#0_P3 信号 (FPGA⇒FMC)
[B3]
LA07_P
C17
O
LVCMOS25
RX#0_P4 信号 (FPGA⇒FMC)
[B4]
LA08_P
E16
O
LVCMOS25
RX#0_P5 信号 (FPGA⇒FMC)
[B5]
LA09_P
G16
O
LVCMOS25
RX#0_P6 信号 (FPGA⇒FMC)
[B6]
LA10_P
B21
O
LVCMOS25
RX#0_P7 信号 (FPGA⇒FMC)
[B7]
LA11_P
K16
O
LVCMOS25
RX#0_P8 信号 (FPGA⇒FMC)
[B8]
LA12_P
D19
O
LVCMOS25
RX#0_P9 信号 (FPGA⇒FMC)
[B9]
LA13_P
D21
O
LVCMOS25
RX#0_P10 信号 (FPGA⇒FMC)
[G0]
LA14_P
G19
O
LVCMOS25
RX#0_P11 信号 (FPGA⇒FMC)
[G1]
LA15_P
E20
O
LVCMOS25
RX#0_P12 信号 (FPGA⇒FMC)
[G2]
LA16_P
F21
O
LVCMOS25
RX#0_P13 信号 (FPGA⇒FMC)
[G3]
LA17_P_CC
G20
O
LVCMOS25
RX#0_P14 信号 (FPGA⇒FMC)
[G4]
LA18_P_CC
H21
O
LVCMOS25
RX#0_P15 信号 (FPGA⇒FMC)
[G5]
LA19_P
J20
O
LVCMOS25
RX#0_P16 信号 (FPGA⇒FMC)
[G6]
LA20_P
L20
O
LVCMOS25
RX#0_P17 信号 (FPGA⇒FMC)
[G7]
LA21_P
N20
O
LVCMOS25
RX#0_P18 信号 (FPGA⇒FMC)
[G8]
LA22_P
R20
O
LVCMOS25
RX#0_P19 信号 (FPGA⇒FMC)
[G9]
LA23_P
U20
O
LVCMOS25
RX#0_P20 信号 (FPGA⇒FMC)
[R0]
LA24_P
M19
O
LVCMOS25
RX#0_P21 信号 (FPGA⇒FMC)
[R1]
LA25_P
M16
O
LVCMOS25
RX#0_P22 信号 (FPGA⇒FMC)
[R2]
LA26_P
P19
O
LVCMOS25
RX#0_P23 信号 (FPGA⇒FMC)
[R3]
LA27_P
W20
O
LVCMOS25
RX#0_P24 信号 (FPGA⇒FMC)
[R4]
LA28_P
L17
O
LVCMOS25
RX#0_P25 信号 (FPGA⇒FMC)
[R5]
LA29_P
U19
O
LVCMOS25
RX#0_P26 信号 (FPGA⇒FMC)
[R6]
LA30_P
M17
O
LVCMOS25
RX#0_P27 信号 (FPGA⇒FMC)
[R7]
LA31_P
P17
O
LVCMOS25
RX#0_P28 信号 (FPGA⇒FMC)
[R8]
LA32_P
P18
O
LVCMOS25
RX#0_P29 信号 (FPGA⇒FMC)
[R9]
LA33_P
T19
IO
LVCMOS25
未使用
CLK0_M2C_N
A10
IO
LVCMOS25
未使用
CLK1_M2C_N
A11
IO
LVCMOS25
未使用
Rev.1.03
説明
20
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
LA00_N_CC
C6
O
LVCMOS25
RX#1_VSYNC 信号 (FPGA⇒FMC)
LA01_N_CC
A7
O
LVCMOS25
RX#1_HSYNC 信号 (FPGA⇒FMC)
LA02_N
C8
O
LVCMOS25
RX#1_DE 信号 (FPGA⇒FMC)
LA03_N
D8
O
LVCMOS25
RX#1_P0 信号 (FPGA⇒FMC)
[B0]
LA04_N
A13
O
LVCMOS25
RX#1_P1 信号 (FPGA⇒FMC)
[B1]
LA05_N
A14
O
LVCMOS25
RX#1_P2 信号 (FPGA⇒FMC)
[B2]
LA06_N
C16
O
LVCMOS25
RX#1_P3 信号 (FPGA⇒FMC)
[B3]
LA07_N
A17
O
LVCMOS25
RX#1_P4 信号 (FPGA⇒FMC)
[B4]
LA08_N
D17
O
LVCMOS25
RX#1_P5 信号 (FPGA⇒FMC)
[B5]
LA09_N
G17
O
LVCMOS25
RX#1_P6 信号 (FPGA⇒FMC)
[B6]
LA10_N
B22
O
LVCMOS25
RX#1_P7 信号 (FPGA⇒FMC)
[B7]
LA11_N
J16
O
LVCMOS25
RX#1_P8 信号 (FPGA⇒FMC)
[B8]
LA12_N
D20
O
LVCMOS25
RX#1_P9 信号 (FPGA⇒FMC)
[B9]
LA13_N
D22
O
LVCMOS25
RX#1_P10 信号 (FPGA⇒FMC)
[G0]
LA14_N
F20
O
LVCMOS25
RX#1_P11 信号 (FPGA⇒FMC)
[G1]
LA15_N
E22
O
LVCMOS25
RX#1_P12 信号 (FPGA⇒FMC)
[G2]
LA16_N
F22
O
LVCMOS25
RX#1_P13 信号 (FPGA⇒FMC)
[G3]
LA17_N_CC
G22
O
LVCMOS25
RX#1_P14 信号 (FPGA⇒FMC)
[G4]
LA18_N_CC
H22
O
LVCMOS25
RX#1_P15 信号 (FPGA⇒FMC)
[G5]
LA19_N
J22
O
LVCMOS25
RX#1_P16 信号 (FPGA⇒FMC)
[G6]
LA20_N
L22
O
LVCMOS25
RX#1_P17 信号 (FPGA⇒FMC)
[G7]
LA21_N
N22
O
LVCMOS25
RX#1_P18 信号 (FPGA⇒FMC)
[G8]
LA22_N
R22
O
LVCMOS25
RX#1_P19 信号 (FPGA⇒FMC)
[G9]
LA23_N
U22
O
LVCMOS25
RX#1_P20 信号 (FPGA⇒FMC)
[R0]
LA24_N
N19
O
LVCMOS25
RX#1_P21 信号 (FPGA⇒FMC)
[R1]
LA25_N
L15
O
LVCMOS25
RX#1_P22 信号 (FPGA⇒FMC)
[R2]
LA26_N
P20
O
LVCMOS25
RX#1_P23 信号 (FPGA⇒FMC)
[R3]
LA27_N
W22
O
LVCMOS25
RX#1_P24 信号 (FPGA⇒FMC)
[R4]
LA28_N
K18
O
LVCMOS25
RX#1_P25 信号 (FPGA⇒FMC)
[R5]
LA29_N
V20
O
LVCMOS25
RX#1_P26 信号 (FPGA⇒FMC)
[R6]
LA30_N
M18
O
LVCMOS25
RX#1_P27 信号 (FPGA⇒FMC)
[R7]
LA31_N
N16
O
LVCMOS25
RX#1_P28 信号 (FPGA⇒FMC)
[R8]
LA32_N
R19
O
LVCMOS25
RX#1_P29 信号 (FPGA⇒FMC)
[R9]
LA33_N
T20
IO
LVCMOS25
未使用
CLK2_M2C_P
D11
IO
LVCMOS25
未使用
CLK3_M2C_P
B12
IO
LVCMOS25
未使用
HA00_P_CC
B6
IO
LVCMOS25
未使用
HA01_P_CC
B8
IO
LVCMOS25
未使用
HA02_P
C9
IO
LVCMOS25
未使用
HA03_P
D10
IO
LVCMOS25
未使用
HA04_P
D14
IO
LVCMOS25
未使用
HA05_P
C15
IO
LVCMOS25
未使用
Rev.1.03
21
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
HA06_P
B16
IO
LVCMOS25
未使用
HA07_P
B18
IO
LVCMOS25
未使用
HA08_P
C19
IO
LVCMOS25
未使用
HA09_P
F16
IO
LVCMOS25
未使用
HA10_P
A20
IO
LVCMOS25
未使用
HA11_P
H16
IO
LVCMOS25
未使用
HA12_P
F18
IO
LVCMOS25
未使用
HA13_P
C20
IO
LVCMOS25
未使用
HA14_P
H19
IO
LVCMOS25
未使用
HA15_P
J17
IO
LVCMOS25
未使用
HA16_P
H20
IO
LVCMOS25
未使用
HA17_P_CC
K20
IO
LVCMOS25
未使用
HA18_P
M20
IO
LVCMOS25
未使用
HA19_P
K21
IO
LVCMOS25
未使用
HA20_P
M21
IO
LVCMOS25
未使用
HA21_P
P21
IO
LVCMOS25
未使用
HA22_P
T21
IO
LVCMOS25
未使用
HA23_P
V21
IO
LVCMOS25
未使用
CLK2_M2C_N
C12
IO
LVCMOS25
未使用
CLK3_M2C_N
A12
IO
LVCMOS25
未使用
HA00_N_CC
A6
IO
LVCMOS25
未使用
HA01_N_CC
A8
IO
LVCMOS25
未使用
HA02_N
A9
IO
LVCMOS25
未使用
HA03_N
C10
IO
LVCMOS25
未使用
HA04_N
C14
IO
LVCMOS25
未使用
HA05_N
A15
IO
LVCMOS25
未使用
HA06_N
A16
IO
LVCMOS25
未使用
HA07_N
A18
IO
LVCMOS25
未使用
HA08_N
B20
IO
LVCMOS25
未使用
HA09_N
F17
IO
LVCMOS25
未使用
HA10_N
A21
IO
LVCMOS25
未使用
HA11_N
H17
IO
LVCMOS25
未使用
HA12_N
F19
IO
LVCMOS25
未使用
HA13_N
C22
IO
LVCMOS25
未使用
HA14_N
H18
IO
LVCMOS25
未使用
HA15_N
K17
IO
LVCMOS25
未使用
HA16_N
J19
IO
LVCMOS25
未使用
HA17_N_CC
K19
IO
LVCMOS25
未使用
HA18_N
L19
IO
LVCMOS25
未使用
HA19_N
K22
IO
LVCMOS25
未使用
HA20_N
M22
IO
LVCMOS25
未使用
HA21_N
P22
IO
LVCMOS25
未使用
Rev.1.03
22
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
HA22_N
T22
IO
LVCMOS25
未使用
HA23_N
V22
IO
LVCMOS25
未使用
RX#0_P35
T18
I
LVCMOS33
RX#0 Video データ 35 (RX⇒FPGA)
RX#0_P34
T17
I
LVCMOS33
RX#0 Video データ 34 (RX⇒FPGA)
RX#0_P33
Y19
I
LVCMOS33
RX#0 Video データ 33 (RX⇒FPGA)
RX#0_P32
AB19
I
LVCMOS33
RX#0 Video データ 32 (RX⇒FPGA)
RX#0_P31
W18
I
LVCMOS33
RX#0 Video データ 31 (RX⇒FPGA)
RX#0_P30
Y18
I
LVCMOS33
RX#0 Video データ 30 (RX⇒FPGA)
RX#0_P29
T16
I
LVCMOS33
RX#0 Video データ 29 (RX⇒FPGA)
RX#0_P28
T15
I
LVCMOS33
RX#0 Video データ 28 (RX⇒FPGA)
RX#0_P27
U17
I
LVCMOS33
RX#0 Video データ 27 (RX⇒FPGA)
RX#0_P26
U16
I
LVCMOS33
RX#0 Video データ 26 (RX⇒FPGA)
RX#0_P25
V19
I
LVCMOS33
RX#0 Video データ 25 (RX⇒FPGA)
RX#0_P24
V18
I
LVCMOS33
RX#0 Video データ 24 (RX⇒FPGA)
RX#0_P23
R16
I
LVCMOS33
RX#0 Video データ 23 (RX⇒FPGA)
RX#0_P22
R15
I
LVCMOS33
RX#0 Video データ 22 (RX⇒FPGA)
RX#0_P21
V17
I
LVCMOS33
RX#0 Video データ 21 (RX⇒FPGA)
RX#0_P20
W17
I
LVCMOS33
RX#0 Video データ 20 (RX⇒FPGA)
RX#0_P19
V15
I
LVCMOS33
RX#0 Video データ 19 (RX⇒FPGA)
RX#0_P18
AA18
I
LVCMOS33
RX#0 Video データ 18 (RX⇒FPGA)
RX#0_P17
AB18
I
LVCMOS33
RX#0 Video データ 17 (RX⇒FPGA)
RX#0_P16
Y17
I
LVCMOS33
RX#0 Video データ 16 (RX⇒FPGA)
RX#0_P15
AB17
I
LVCMOS33
RX#0 Video データ 15 (RX⇒FPGA)
RX#0_P14
AA14
I
LVCMOS33
RX#0 Video データ 14 (RX⇒FPGA)
RX#0_P13
AB14
I
LVCMOS33
RX#0 Video データ 13 (RX⇒FPGA)
RX#0_P12
Y16
I
LVCMOS33
RX#0 Video データ 12 (RX⇒FPGA)
RX#0_P11
W15
I
LVCMOS33
RX#0 Video データ 11 (RX⇒FPGA)
RX#0_P10
V13
I
LVCMOS33
RX#0 Video データ 10 (RX⇒FPGA)
RX#0_P9
W13
I
LVCMOS33
RX#0 Video データ 9 (RX⇒FPGA)
RX#0_P8
AA16
I
LVCMOS33
RX#0 Video データ 8 (RX⇒FPGA)
RX#0_P7
AB16
I
LVCMOS33
RX#0 Video データ 7 (RX⇒FPGA)
RX#0_P6
W14
I
LVCMOS33
RX#0 Video データ 6 (RX⇒FPGA)
RX#0_P5
Y14
I
LVCMOS33
RX#0 Video データ 5 (RX⇒FPGA)
RX#0_P4
Y15
I
LVCMOS33
RX#0 Video データ 4 (RX⇒FPGA)
RX#0_P3
AB15
I
LVCMOS33
RX#0 Video データ 3 (RX⇒FPGA)
RX#0_P2
T12
I
LVCMOS33
RX#0 Video データ 2 (RX⇒FPGA)
RX#0_P1
U12
I
LVCMOS33
RX#0 Video データ 1 (RX⇒FPGA)
RX#0_P0
T14
I
LVCMOS33
RX#0 Video データ 0 (RX⇒FPGA)
RX#0_DE
R13
I
LVCMOS33
RX#0 データイネーブル (RX⇒FPGA)
RX#0_LLC
W12
I
LVCMOS33
RX#0 LLC 信号(RX⇒FPGA)
RX#0_SCLK
Y13
I
LVCMOS33
RX#0 Audio シリアルクロック(RX⇒FPGA)
RX#0_MCLKOUT
AA12
I
LVCMOS33
RX#0 Audio マスタクロック(RX⇒FPGA)
Rev.1.03
23
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
SYSCLK_P
Y11
I
LVCMOS33
システムクロック (27MHz）
RX#0_HSYNC
R11
I
LVCMOS33
RX#0 HSYNC (RX⇒FPGA)
RX#0_VSYNC
T11
I
LVCMOS33
RX#0 VSYNC (RX⇒FPGA)
RX#0_SPDIF
AA10
I
LVCMOS33
RX#0 SPDIF デジタル Audio (RX⇒FPGA)
RX#0_I2S0
AB10
I
LVCMOS33
RX#0 I2S Audio 信号 0 (RX⇒FPGA)
RX#0_I2S1
V11
I
LVCMOS33
RX#0 I2S Audio 信号 1 (RX⇒FPGA)
RX#0_I2S2
W11
I
LVCMOS33
RX#0 I2S Audio 信号 2 (RX⇒FPGA)
RX#0_I2S3
Y9
I
LVCMOS33
RX#0 I2S Audio 信号 3 (RX⇒FPGA)
RX#0_LRCLK
AB9
I
LVCMOS33
RX#0 LRCLK 信号 (RX⇒FPGA)
RX#0_SCL
W10
O
LVCMOS33
RX#0 I2C シリアルクロック (FPGA⇒RX)
RX#0_SDA
Y10
IO
LVCMOS33
RX#0 I2C シリアルデータ (RX⇔FPGA)
RX#0_INT1
AA8
I
LVCMOS33
RX#0 割り込み入力 1 (RX⇒FPGA)
RX#0_RESETN
AB8
O
LVCMOS33
RX#0 リセット (FPGA⇒RX)
RX#0_CSN
W8
O
LVCMOS33
RX#0 CS 出力 (FPGA⇒RX)
RX#0_CEC
V7
IO
LVCMOS33
RX#0 CEC 信号 (RX⇔FPGA)
RX#0_DDCA_SCL_F
W9
I
LVCMOS33
RX#0 DDC シリアルクロック(RX⇒FPGA)
RX#0_DDCA_SDA_F
Y8
IO
LVCMOS33
RX#0 DDC シリアルデータ(RX⇔FPGA)
RX#0_HPD_IO
U9
O
LVCMOS33
RX#0 ホットプラグ制御 (FPGA⇒RX)
RX#0_DET1
V9
I
LVCMOS33
RX#0 Detect 信号 (RX⇒FPGA)
FPGA_SRSTN
AA2
I
LVCMOS33
FPGA リセット
RX#1_P35
Y2
I
LVCMOS33
RX#1 Video データ 35 (RX⇒FPGA)
RX#1_P34
Y1
I
LVCMOS33
RX#1 Video データ 34 (RX⇒FPGA)
RX#1_P33
W3
I
LVCMOS33
RX#1 Video データ 33 (RX⇒FPGA)
RX#1_P32
W1
I
LVCMOS33
RX#1 Video データ 32 (RX⇒FPGA)
RX#1_P31
P8
I
LVCMOS33
RX#1 Video データ 31 (RX⇒FPGA)
RX#1_P30
P7
I
LVCMOS33
RX#1 Video データ 30 (RX⇒FPGA)
RX#1_P29
P6
I
LVCMOS33
RX#1 Video データ 29 (RX⇒FPGA)
RX#1_P28
P5
I
LVCMOS33
RX#1 Video データ 28 (RX⇒FPGA)
RX#1_P27
T4
I
LVCMOS33
RX#1 Video データ 27 (RX⇒FPGA)
RX#1_P26
T3
I
LVCMOS33
RX#1 Video データ 26 (RX⇒FPGA)
RX#1_P25
U4
I
LVCMOS33
RX#1 Video データ 25 (RX⇒FPGA)
RX#1_P24
V3
I
LVCMOS33
RX#1 Video データ 24 (RX⇒FPGA)
RX#1_P23
N6
I
LVCMOS33
RX#1 Video データ 23 (RX⇒FPGA)
RX#1_P22
N7
I
LVCMOS33
RX#1 Video データ 22 (RX⇒FPGA)
RX#1_P21
M7
I
LVCMOS33
RX#1 Video データ 21 (RX⇒FPGA)
RX#1_P20
M8
I
LVCMOS33
RX#1 Video データ 20 (RX⇒FPGA)
RX#1_P19
R4
I
LVCMOS33
RX#1 Video データ 19 (RX⇒FPGA)
RX#1_P18
P4
I
LVCMOS33
RX#1 Video データ 18 (RX⇒FPGA)
RX#1_P17
M6
I
LVCMOS33
RX#1 Video データ 17 (RX⇒FPGA)
RX#1_P16
L6
I
LVCMOS33
RX#1 Video データ 16 (RX⇒FPGA)
RX#1_P15
P3
I
LVCMOS33
RX#1 Video データ 15 (RX⇒FPGA)
RX#1_P14
N4
I
LVCMOS33
RX#1 Video データ 14 (RX⇒FPGA)
Rev.1.03
説明
24
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
RX#1_P13
M5
I
LVCMOS33
RX#1 Video データ 13 (RX⇒FPGA)
RX#1_P12
M4
I
LVCMOS33
RX#1 Video データ 12 (RX⇒FPGA)
RX#1_P11
V2
I
LVCMOS33
RX#1 Video データ 11 (RX⇒FPGA)
RX#1_P10
V1
I
LVCMOS33
RX#1 Video データ 10 (RX⇒FPGA)
RX#1_P9
U3
I
LVCMOS33
RX#1 Video データ 9 (RX⇒FPGA)
RX#1_P8
U1
I
LVCMOS33
RX#1 Video データ 8 (RX⇒FPGA)
RX#1_P7
T2
I
LVCMOS33
RX#1 Video データ 7 (RX⇒FPGA)
RX#1_P6
T1
I
LVCMOS33
RX#1 Video データ 6 (RX⇒FPGA)
RX#1_P5
R3
I
LVCMOS33
RX#1 Video データ 5 (RX⇒FPGA)
RX#1_P4
R1
I
LVCMOS33
RX#1 Video データ 4 (RX⇒FPGA)
RX#1_P3
P2
I
LVCMOS33
RX#1 Video データ 3 (RX⇒FPGA)
RX#1_P2
P1
I
LVCMOS33
RX#1 Video データ 2 (RX⇒FPGA)
RX#1_P1
N3
I
LVCMOS33
RX#1 Video データ 1 (RX⇒FPGA)
RX#1_P0
N1
I
LVCMOS33
RX#1 Video データ 0 (RX⇒FPGA)
RX#1_DE
M2
I
LVCMOS33
RX#1 データイネーブル (RX⇒FPGA)
RX#1_LLC
J3
I
LVCMOS33
RX#1 LLC 信号 (RX⇒FPGA)
RX#1_SCLK
M3
I
LVCMOS33
RX#1 Audio シリアルクロック(RX⇒FPGA)
RX#1_MCLKOUT
K5
I
LVCMOS33
RX#1 Audio マスタクロック (RX⇒FPGA)
RX#1_HSYNC
M1
I
LVCMOS33
RX#1 HSYNC (RX⇒FPGA)
RX#1_VSYNC
L3
I
LVCMOS33
RX#1 VSYNC (RX⇒FPGA)
RX#1_SPDIF
L1
I
LVCMOS33
RX#1 SPDIF デジタル Audio (RX⇒FPGA)
RX#1_I2S0
K2
I
LVCMOS33
RX#1 I2S Audio 信号 0 (RX⇒FPGA)
RX#1_I2S1
K1
I
LVCMOS33
RX#1 I2S Audio 信号 1 (RX⇒FPGA)
RX#1_I2S2
K6
I
LVCMOS33
RX#1 I2S Audio 信号 2 (RX⇒FPGA)
RX#1_I2S3
J6
I
LVCMOS33
RX#1 I2S Audio 信号 3 (RX⇒FPGA)
RX#1_LRCLK
H4
I
LVCMOS33
RX#1 LRCLK 信号 (RX⇒FPGA)
RX#1_SCL
H3
O
LVCMOS33
RX#1 I2C シリアルクロック (FPGA⇒RX)
RX#1_SDA
H2
IO
LVCMOS33
RX#1 I2C シリアルデータ (RX⇔FPGA)
RX#1_INT1
H1
I
LVCMOS33
RX#1 割り込み入力 1 (RX⇒FPGA)
RX#1_RESETN
G3
O
LVCMOS33
RX#1 リセット (FPGA⇒RX)
RX#1_CSN
G1
O
LVCMOS33
RX#1 CS 出力 (FPGA⇒RX)
RX#1_CEC
H6
IO
LVCMOS33
RX#1 CEC 信号 (RX⇔FPGA)
RX#1_DDCA_SCL_F
H5
I
LVCMOS33
RX#1 DDC シリアルクロック(RX⇒FPGA)
RX#1_DDCA_SDA_F
F2
IO
LVCMOS33
RX#1 DDC シリアルデータ(RX⇔FPGA)
RX#1_HPD_IO
F1
O
LVCMOS33
RX#1 ホットプラグ制御 (FPGA⇒RX)
RX#1_DET1
G4
I
LVCMOS33
RX#1 Detect 信号 (RX⇒FPGA)
RSW0
D2
I
LVCMOS33
ロータリスイッチ 0
RSW1
D1
I
LVCMOS33
ロータリスイッチ 1
RSW2
C3
I
LVCMOS33
ロータリスイッチ 2
RSW3
C1
I
LVCMOS33
ロータリスイッチ 3
DSW0
F5
I
LVCMOS33
ディップスイッチ 0
DSW1
K7
I
LVCMOS33
ディップスイッチ 1
Rev.1.03
25
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
DSW2
K8
I
LVCMOS33
ディップスイッチ 2
DSW3
D5
I
LVCMOS33
ディップスイッチ 3
DSW4
E4
I
LVCMOS33
ディップスイッチ 4
DSW5
J7
I
LVCMOS33
ディップスイッチ 5
DSW6
H8
I
LVCMOS33
ディップスイッチ 6
DSW7
B2
I
LVCMOS33
ディップスイッチ 7
LED0
G7
O
LVCMOS33
LED0
LED1
F7
O
LVCMOS33
LED1
LED2
D3
O
LVCMOS33
LED2
LED3
C4
O
LVCMOS33
LED3
LED4
E5
O
LVCMOS33
LED4
LED5
E6
O
LVCMOS33
LED5
LED6
A2
O
LVCMOS33
LED6
LED7
B3
O
LVCMOS33
LED7
Rev.1.03
説明
26
TB-FMCH-HDMI2 ハードユーザマニュアル
4.11. FPGA 出力データ位相について
TB-FMCH-HDMI2-RX に搭載している FPGA の出力データ位相を示します。
FPGA⇒FMC コネクタへのデータ転送は、ビデオクロックの立ち下がりエッジで出力しています。
メインボード側では、立ち上がりエッジでラッチして下さい。
FPGA⇒ FMC
HDMIRX_CLK
VSYNC,HSYNC,
DE,DATA
HDMIRX_CLKの立ち下がりエッジで
データを出力します。
図 4-6 FPGA 出力データタイミング図
Rev.1.03
27
TB-FMCH-HDMI2 ハードユーザマニュアル
4.12. 対応画像サイズについて
4.12.1. 2D 画像サイズ
TB-FMCH-HDMI2-RX では、HDMI1.4 規格書に記載されているプライマリーフォーマットとセカン
ダリーフォーマットの一部(1080p@60Hz)に対応しています。
以下に、対応画像サイズを記載致します。

[email protected]/60Hz

[email protected]/60Hz

[email protected]/60Hz

720x480p @ 59.94/60Hz

720(1440)[email protected]/60Hz

1280x720@50Hz

1920x1080i@50Hz

720x576p@50Hz

720(1440)x576i@50Hz

[email protected]/60Hz

1920x1080p@50Hz
4.12.2. 3D 画像サイズ
TB-FMCH-HDMI2-RX では、HDMI1.4 規格書に記載されているプライマリーフォーマットに対応し
ています。
以下に、対応画像サイズを記載致します。

[email protected]/60Hz (Frame Packing, Side-by-Side(Half), Top-and-Bottom)

1280x720p@50Hz (Frame Packing, Side-by-Side(Half), Top-and-Bottom)

[email protected]/24Hz (Frame Packing)

[email protected]/30Hz (Frame Packing)

[email protected]/60Hz (Frame Packing, Side-by-Side(Half))

1920x1080i@50Hz (Frame Packing, Side-by-Side(Half))

[email protected]/24Hz (Frame Packing, Side-by-Side(Half), Top-and-Bottom)

[email protected]/30Hz (Frame Packing, Top-and-Bottom)

[email protected]/60Hz (Top-and-Bottom)

1920x1080p@50Hz (Top-and-Bottom)
Rev.1.03
28
TB-FMCH-HDMI2 ハードユーザマニュアル
5. TB-FMCH-HDMI2-TX 説明
5.1.
ブロック図
TB-FMCH-HDMI2-TX のブロック図を示します。
FMC-HPC コネクタはボードの半田面側に搭載されております。
FMC-HPC
FPGA
ENC#0
HDMI#0（TX)
TX#0_D[35:0]
TX#0_C、TX#0_0～2
TX#0_DDCA_SCL
TX#0_VS/HS/DE
TX#0_CLK
LA[33:00]_P/N
HA[23:00]_P/N
TX#0_DSD[5:0]
CLK[3:0]_M2C_P/N
TX#0_DSDCLK
TX#0_DDCA_SDA
CEC#0
HEAC#0+/-
TX#0_SPDIF
TX#0_MCLK
HPD#0
TX#0_I2S[3:0]
500254-1927
TX#0_SCLK
DDC0_SCL
TX#0_LRCLK
TX#0_PD
CLK
VCC_5V
TX#0_INT
SYSCLK_P
CLK
DDC0_5V
TX#0_SCL/SDA
DDC0_HPD
ADV7511
KC5032C27.000
KC5032C12.000
DDC0_GND
DDC0
TX#0_HPD_IO
ASP-134488-01
T_SHLD0
ENC#1
LED[7:0]
HDMI#1（TX)
TX#1_D[35:0]
DSW[7:0]
TX#1_C、TX#0_0～2
TX#1_DDCA_SCL
TX#1_VS/HS/DE
TX#1_CLK
TX#1_DDCA_SDA
TX#1_DSD[5:0]
RSW[3:0]
DDC0_SDA
CEC#1
TX#1_DSDCLK
JTAG
HEAC#1+/-
TX#1_SPDIF
TX#1_MCLK
FPGA_TCK/TMS/TDI/TDO
HPD#1
TX#1_I2S[3:0]
PROM
500254-1927
TX#1_SCLK
FPGA_D[7:0]
TX#1_LRCLK
FPGA_DONE
TX#1_PD
DDC1_SCL
VCC_5V
TX#1_INT
FPGA_INITB
CLK
DDC1_5V
TX#1_SCL/SDA
FPGA_PROGB
DDC1_HPD
FPGA_CCLK
ADV7511
XCF16PFSG48C
DDC1_SDA
KC5032C12.000
TX#1_HPD_IO
DDC1_GND
DDC1
T_SHLD1
XC6SLX45-3FGG484C
図 5-1 TB-FMCH-HDMI2-TX ブロック図
主な機能
１．HDMI 送信機能（FPGA⇒ADV7511）
２．FMC コネクタインタフェース（FMC-HPC コネクタ⇒FPGA）
３．JTAG インタフェース
４．汎用クロックインタフェース（27MHz）
５．汎用スイッチ
６．汎用 LED
７．DDC 接続（Normal/ Through）
Rev.1.03
29
TB-FMCH-HDMI2 ハードユーザマニュアル
5.2.
基板外観図
TB-FMCH-HDMI2-TX の外観図を記載します。
注意）本基板では、HDMI レシーバを保護するためにアクリル板を取り付けております。
アクリル板は取り外さずにご使用下さい。
FPGA
HDMIトランスミッタ
HDMIコネクタ
図 5-2 TB-FMCH-HDMI2-TX 部品面基板外観図
FMC-HPC
図 5-3 TB-FMCH-HDMI2-TX 半田面基板外観図
Rev.1.03
30
TB-FMCH-HDMI2 ハードユーザマニュアル
5.3.
基板仕様
TB-FMCH-HDMI2-TX の基板仕様を示します。
外形寸法
：W:160mm x H:69mm
層構成
：8 層
板厚
：1.6mm
材質
：FR-4
FPGA
：Xilinx 製 XC6SLX45-3FGG484C
FMC コネクタ
：Samtec 製 ASP-134488-01
HDMI コネクタ
：Molex 製 5002541927
図 5-4 TB-FMCH-HDMI2-TX 基板寸法図
Rev.1.03
31
TB-FMCH-HDMI2 ハードユーザマニュアル
5.4.
基板への電源供給
以下に、TB-FMCH-HDMI2-TX の電源系統を示します。
VCC_12V_IN
VCC_5V
LT3503EDCB
ADG702: 0.001mA x2 = 0.002mA
効率90%
134mA
（0.671W）
VCC_1.2V
LT3568EDD
FPGA_VCCINT : 503mA
349mA
計（4.189W）
効率90%
LT3503EDCB
VCC_3.3V
FPGA_VCAUX : 68mA
FPGA_VCCIO : 311mA
ADV7511 : 0.3mA x2 = 0.6mA
効率90%
437mA
(1.442W)
KC3225A: 6mA x3 = 18mA
LTC1326: 0.04mA
XCF16 VCCIO : 40mA
LT3503EDCB
VCC_2.5V
FPGA_VCCIO : 261mA
効率90%
663mA
（1.6575W）
LTC3026EMSE
VCC_1.8V0
ADV7511 : 196mA
XCF16 VCCINT : 10mA
LTC3026EMSE
VCC_1.8V1
ADV7511 : 196mA
図 5-5 TB-FMCH-HDMI2-TX 電源系統図
Rev.1.03
32
TB-FMCH-HDMI2 ハードユーザマニュアル
5.5.
HDMI 送信部
HDMI コネクタは、5002541927（MOLEX）を使用しており、
HDMI トランスミッタは、ADV7511KSTZ-P（Analog Devices）を使用しています。
ESD 対策として以下の部品を使用しています。
・ESD 対策
RCLAMP0524、RCLAMP0504（Semtech）
以下に、HDMI コネクタのピンアサインを示します。
表 5-1 HDMI コネクタ（送信側）
ピン番号
名称
1
TMDS DATA2+
TMDS 送信データ 2+
2
TMDS SHLD2
TMDS 送信データ 2
3
TMDS DATA2-
TMDS 送信データ 2-
4
TMDS DATA1+
TMDS 送信データ 1+
5
TMDS SHLD1
TMDS 送信データ 1
6
TMDS DATA1-
TMDS 送信データ 1-
7
TMDS DATA0+
TMDS 送信データ 0+
8
TMDS SHLD0
TMDS 送信データ 0
9
TMDS DATA0-
TMDS 送信データ 0-
10
TMDS CLK+
TMDS 送信クロック+
11
TMDS CLK SHLD
TMDS 送信クロック
12
TMDS CLK-
TMDS 送信クロック-
13
CEC
14
UTILITY/HEAC+
15
DDC_SCL
DDC シリアルクロック
16
DDC_SDA
DDC シリアルデータ
17
DDC/CEC GND
18
DDC_+5V
19
HPD/HEAC-
Rev.1.03
用途
シールド
シールド
シールド
シールド
CEC 信号
HEAC+信号
DDC/CEC グランド
+5V 電源
ホットプラグ検出/HEAC-信号
33
TB-FMCH-HDMI2 ハードユーザマニュアル
FMC コネクタ部
5.6.
メインボードと接続をする FMC コネクタ（High-Pin Count）は、ASP-134488-01（SAMTEC）を
使用します。
TB-FMCH-HDMI2-TX への電源供給は、メインボードの+12V を使用します。
又、外部電源供給へ切替えることができます。
電源供給の設定は、JP3 を使用します。
表 5-2 JP3 ジャンパ設定
No
用途
シルク表示
設定
1
FMC コネクタ
12VIN_SEL
JP3：1-2 ショート
2
外部電源
12VIN_SEL
JP3：2-3 ショート
外部から電源供給する場合、以下のテストピンより入力します。
TP14：
12VIN
Rev.1.03
34
TB-FMCH-HDMI2 ハードユーザマニュアル
以下に、FMC コネクタのピンアサインを以下に示します。
表 5-3 FMC コネクタピンアサイン
ピン
A列
B列
C列
D列
E列
1
GND
RES1
GND
PG_C2M
GND
2
DP1_M2C_P
GND
DP0_C2M_P
GND
HA01_P_CC
3
DP1_M2C_N
GND
DP0_C2M_N
GND
HA01_N_CC
4
GND
DP9_M2C_P
GND
GBTCLK0_M2C_P
GND
5
GND
DP9_M2C_N
GND
GBTCLK0_M2C_N
GND
6
DP2_M2C_P
GND
DP0_M2C_P
GND
HA05_P
7
DP2_M2C_N
GND
DP0_M2C_N
GND
HA05_N
8
GND
DP8_M2C_P
GND
LA01_P_CC
GND
9
GND
DP8_M2C_N
GND
LA01_N_CC
HA09_P
10
DP3_M2C_P
GND
LA06_P
GND
HA09_N
11
DP3_M2C_N
GND
LA06_N
LA05_P
GND
12
GND
DP7_M2C_P
GND
LA05_N
HA13_P
13
GND
DP7_M2C_N
GND
GND
HA13_N
14
DP4_M2C_P
GND
LA10_P
LA09_P
GND
15
DP4_M2C_N
GND
LA10_N
LA09_N
HA16_P
16
GND
DP6_M2C_P
GND
GND
HA16_N
17
GND
DP6_M2C_N
GND
LA13_P
GND
18
DP5_M2C_P
GND
LA14_P
LA13_N
HA20_P
19
DP5_M2C_N
GND
LA14_N
GND
HA20_N
20
GND
GBTCLK1_M2C_P
GND
LA17_P_CC
GND
21
GND
GBTCLK1_M2C_N
GND
LA17_N_CC
HB03_P
22
DP1_C2M_P
GND
LA18_P_CC
GND
HB03_N
23
DP1_C2M_N
GND
LA18_N_CC
LA23_P
GND
24
GND
DP2_C9M_P
GND
LA23_N
HB05_P
25
GND
DP2_C9M_N
GND
GND
HB05_N
26
DP2_C2M_P
GND
LA27_P
LA26_P
GND
27
DP2_C2M_N
GND
LA27_N
LA26_N
HB09_P
28
GND
DP2_C8M_P
GND
GND
HB09_N
29
GND
DP2_C8M_N
GND
TCK
GND
30
DP3_C2M_P
GND
SCL
TDI
HB13_P
31
DP3_C2M_N
GND
SDA
TDO
HB13_N
32
GND
DP2_C7M_P
GND
+3.3VAUX
GND
33
GND
DP2_C7M_N
GND
TMS
HB19_P
34
DP4_C2M_P
GND
GA0
TRST
HB19_N
35
DP4_C2M_N
GND
+12V
GA1
GND
36
GND
DP2_C6M_P
GND
+3.3V
HB21_P
37
GND
DP2_C6M_N
+12V
GND
HB21_N
38
DP5_C2M_P
GND
GND
+3.3V
GND
39
DP5_C2M_N
GND
+3.3V
GND
VADJ
40
GND
RES0
GND
+3.3V
GND
Rev.1.03
35
TB-FMCH-HDMI2 ハードユーザマニュアル
ピン
F列
G列
H列
J列
K列
1
PG_M2C
GND
VREF_A_M2C
GND
VREF_B_M2C
2
GND
CLK1_M2C_P
PRSNT_M2C_L
CLK3_M2C_P
GND
3
GND
CLK1_M2C_N
GND
CLK3_M2C_N
GND
4
HA00_P_CC
GND
CLK0_M2C_P
GND
CLK2_M2C_P
5
HA00_N_CC
GND
CLK0_M2C_N
GND
CLK2_M2C_N
6
GND
LA00_P_CC
GND
HA03_P
GND
7
GND
LA00_N_CC
LA02_P
HA03_N
HA02_P
8
HA04_P
GND
LA02_N
GND
HA02_N
9
HA04_N
LA03_P
GND
HA07_P
GND
10
GND
LA03_N
LA04_P
HA07_N
HA06_P
11
HA08_P
GND
LA04_N
GND
HA06_N
12
HA08_N
LA08_P
GND
HA11_P
GND
13
GND
LA08_N
LA07_P
HA11_N
HA10_P
14
HA12_P
GND
LA07_N
GND
HA10_N
15
HA12_N
LA12_P
GND
HA14_P
GND
16
GND
LA12_N
LA11_P
HA14_N
HA17_P_CC
17
HA15_P
GND
LA11_N
GND
HA17_N_CC
18
HA15_N
LA16_P
GND
HA18_P
GND
19
GND
LA16_N
LA15_P
HA18_N
HA21_P
20
HA19_P
GND
LA15_N
GND
HA21_N
21
HA19_N
LA20_P
GND
HA22_P
GND
22
GND
LA20_N
LA19_P
HA22_N
HA23_P
23
HB02_P
GND
LA19_N
GND
HA23_N
24
HB02_N
LA22_P
GND
HB01_P
GND
25
GND
LA22_N
LA21_P
HB01_N
HB00_P_CC
26
HB04_P
GND
LA21_N
GND
HB00_N_CC
27
HB04_N
LA25_P
GND
HB07_P
GND
28
GND
LA25_N
LA24_P
HB07_N
HB06_P_CC
29
HB08_P
GND
LA24_N
GND
HB06_N_CC
30
HB08_N
LA29_P
GND
HB11_P
GND
31
GND
LA29_N
LA28_P
HB11_N
HB10_P
32
HB12_P
GND
LA28_N
GND
HB10_N
33
HB12_N
LA31_P
GND
HB15_P
GND
34
GND
LA31_N
LA30_P
HB15_N
HB14_P
35
HB16_P
GND
LA30_N
GND
HB14_N
36
HB16_N
LA33_P
GND
HB18_P
GND
37
GND
LA33_N
LA32_P
HB18_N
HB17_P_CC
38
HB20_P
GND
LA32_N
GND
HB17_N_CC
39
HB20_N
VADJ
GND
VIO_B_M2C
GND
40
VADJ
GND
VADJ
GND
VIO_B_M2C
Rev.1.03
36
TB-FMCH-HDMI2 ハードユーザマニュアル
その他のインタフェース
5.7.
本ボードには、以下のインタフェースも搭載します。
5.7.1.
JTAG インタフェース
FPGA コンフィグ用として、JTAG コネクタを搭載します。
JTAG コネクタ： 87832-1420（Molex）
表 5-4 JTAG コネクタ
ピン
5.7.2.
信号
ピン
信号名
1
GND
2
3.3V
3
GND
4
TMS
5
GND
6
TCK
7
GND
8
TDO
9
GND
10
TDI
11
GND
12
NC
13
GND
14
NC
汎用クロックインタフェース
FPGA に汎用クロックを搭載します。
（27MHz 水晶発振器）
・KC5032C027.0000C30E00
Rev.1.03
（Kyocera）
37
TB-FMCH-HDMI2 ハードユーザマニュアル
表示機能
5.8.
本ボードに実装されている LED の表示内容を示します。
表 5-5 LED 表示
No
1
回路
シルク
番号
表示
DS3
LED0
用途
汎用 LED0
内容
[TX0]I2C コンフィグ状態
消灯：CFG done / 点灯：CFG 中
2
DS4
汎用 LED1
LED1
[TX0]I2C リードバック
消灯：エラー発生 / 点灯：エラーなし
3
DS5
汎用 LED2
LED2
[TX1]I2C コンフィグ状態
消灯：CFG done / 点灯：CFG 中
4
DS6
LED3
汎用 LED3
[TX1]I2C リードバック
5
DS7
LED4
汎用 LED4
未使用(点灯)
6
DS8
LED5
汎用 LED5
[TX0]入力ビデオ画像クロックモニタ
消灯：エラー発生 / 点灯：エラーなし
点滅：クロックあり / 消灯：クロックなし
7
DS9
汎用 LED6
LED6
[TX1]入力ビデオ画像クロックモニタ
点滅：クロックあり / 消灯：クロックなし
8
DS10
汎用 LED7
LED7
システム Reset モニタ
点灯：Reset 中 / 消灯：Reset 解除
5.9.
9
DS1
HPD0
TX0 ホットプラグ表示
点灯：接続状態
10
DS2
HPD1
TX1 ホットプラグ表示
点灯：接続状態
11
DS11
DONE
コンフィグ表示
点灯：コンフィグ完了
12
DS12
12VLED
12V 電源表示
点灯：12V 電源投入中
FPGA ROM と機能対応について
TB-FMCH-HDMI2-RX、-TX に搭載されている FPGA に書きこむ ROM は 3 種類用意しています。
この各 ROM と入出力フォーマットの関係を下記表に示します。
表 5-6 ROM と入出力フォーマットの関係
ROM
HDMI
ADV
RX
7612
To FMC
Carria
To FMC
Board
ADV
HDMI
7511
TX
2 入出力
YCbCr
(出荷 ROM)
/RGB
1 入出力＋
YCbCr
音声対応
/RGB
2 入出力アッ
YCbCr
YCbCr/
YCbCr/
YCbCr
プグレード
/RGB
RGB
RGB
/RGB
RGB
RGB
YCbCr/
>
RGB
RGB
YCbCr/
>
RGB
YCbCr
>
/RGB
※2 入出力版(出荷 ROM)は YCbCr の入力を ADV7612(RX)にて RGB に変換します。
ADV7511(TX)においても RGB に変換し出力します。
※1 入出力＋音声対応、2 入出力アップグレード ROM は HDMI から入力されたデータをそのまま出
力します。
Rev.1.03
38
TB-FMCH-HDMI2 ハードユーザマニュアル
5.10. 操作機能
本ボードに実装されているスイッチの機能を示します。
表 5-7 スイッチ操作
回路
シルク
番号
表示
1
S1-1
DSW
2
S1-2
DSW
3
S1-3
DSW
4
S1-4
DSW
ADV7511 コンフィグ ROM 選択
8bit Output ： S1-1 OFF、S1-2 ON、S1-3 ON、S1-4 ON
10bit Output ： S1-1 ON、S1-2 ON、S1-3 OFF、S1-4 ON
12bit Output ： S1-1 ON、S1-2 OFF、S1-3 ON、S1-4 ON
5
S1-5
DSW
OFF に設定
6
S1-6
DSW
未使用
7
S1-7
DSW
未使用
8
S1-8
DSW
9
S2
RSW
未使用
未使用
10
S3
RST
FPGA リコンフィグ(3 秒長押し)
No
機能
FPGA リセット（短押し）
Rev.1.03
39
TB-FMCH-HDMI2 ハードユーザマニュアル
5.11.
FPGA ピンアサイン
以下に、FPGA のピンアサインを示します。
FMC のピン配置について、8bit の場合は各 RGB 信号の上位 8bit に割り当てられます。
出力時は、下位 2bit に 2’b00 を埋めて下さい。
表 5-8 FPGA ピンアサイン
端子名
番号
IO
規格
CLK0_M2C_P
B10
I
LVCMOS25
TX#0_DCLK 信号 (FMC⇒FPGA)
CLK1_M2C_P
C11
IO
LVCMOS25
未使用
LA00_P_CC
D6
I
LVCMOS25
TX#0_VSYNC 信号 (FMC⇒FPGA)
LA01_P_CC
C7
I
LVCMOS25
TX#0_HSYNC 信号 (FMC⇒FPGA)
LA02_P
D9
I
LVCMOS25
TX#0_DE 信号 (FMC⇒FPGA)
LA03_P
D7
I
LVCMOS25
TX#0_D0 信号 (FMC⇒FPGA)
[B0]
LA04_P
C13
I
LVCMOS25
TX#0_D1 信号 (FMC⇒FPGA)
[B1]
LA05_P
B14
I
LVCMOS25
TX#0_D2 信号 (FMC⇒FPGA)
[B2]
LA06_P
D15
I
LVCMOS25
TX#0_D3 信号 (FMC⇒FPGA)
[B3]
LA07_P
C17
I
LVCMOS25
TX#0_D4 信号 (FMC⇒FPGA)
[B4]
LA08_P
E16
I
LVCMOS25
TX#0_D5 信号 (FMC⇒FPGA)
[B5]
LA09_P
G16
I
LVCMOS25
TX#0_D6 信号 (FMC⇒FPGA)
[B6]
LA10_P
B21
I
LVCMOS25
TX#0_D7 信号 (FMC⇒FPGA)
[B7]
LA11_P
K16
I
LVCMOS25
TX#0_D8 信号 (FMC⇒FPGA)
[B8]
LA12_P
D19
I
LVCMOS25
TX#0_D9 信号 (FMC⇒FPGA)
[B9]
LA13_P
D21
I
LVCMOS25
TX#0_D10 信号 (FMC⇒FPGA)
[G0]
LA14_P
G19
I
LVCMOS25
TX#0_D11 信号 (FMC⇒FPGA)
[G1]
LA15_P
E20
I
LVCMOS25
TX#0_D12 信号 (FMC⇒FPGA)
[G2]
LA16_P
F21
I
LVCMOS25
TX#0_D13 信号 (FMC⇒FPGA)
[G3]
LA17_P_CC
G20
I
LVCMOS25
TX#0_D14 信号 (FMC⇒FPGA)
[G4]
LA18_P_CC
H21
I
LVCMOS25
TX#0_D15 信号 (FMC⇒FPGA)
[G5]
LA19_P
J20
I
LVCMOS25
TX#0_D16 信号 (FMC⇒FPGA)
[G6]
LA20_P
L20
I
LVCMOS25
TX#0_D17 信号 (FMC⇒FPGA)
[G7]
LA21_P
N20
I
LVCMOS25
TX#0_D18 信号 (FMC⇒FPGA)
[G8]
LA22_P
R20
I
LVCMOS25
TX#0_D19 信号 (FMC⇒FPGA)
[G9]
LA23_P
U20
I
LVCMOS25
TX#0_D20 信号 (FMC⇒FPGA)
[R0]
LA24_P
M19
I
LVCMOS25
TX#0_D21 信号 (FMC⇒FPGA)
[R1]
LA25_P
M16
I
LVCMOS25
TX#0_D22 信号 (FMC⇒FPGA)
[R2]
LA26_P
P19
I
LVCMOS25
TX#0_D23 信号 (FMC⇒FPGA)
[R3]
LA27_P
W20
I
LVCMOS25
TX#0_D24 信号 (FMC⇒FPGA)
[R4]
LA28_P
L17
I
LVCMOS25
TX#0_D25 信号 (FMC⇒FPGA)
[R5]
LA29_P
U19
I
LVCMOS25
TX#0_D26 信号 (FMC⇒FPGA)
[R6]
LA30_P
M17
I
LVCMOS25
TX#0_D27 信号 (FMC⇒FPGA)
[R7]
LA31_P
P17
I
LVCMOS25
TX#0_D28 信号 (FMC⇒FPGA)
[R8]
LA32_P
P18
I
LVCMOS25
TX#0_D29 信号 (FMC⇒FPGA)
[R9]
LA33_P
T19
IO
LVCMOS25
未使用
CLK0_M2C_N
A10
I
LVCMOS25
TX#1_DCLK 信号 (FMC⇒FPGA)
CLK1_M2C_N
A11
IO
LVCMOS25
未使用
Rev.1.03
説明
40
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
LA00_N_CC
C6
I
LVCMOS25
TX#1_VSYNC 信号 (FMC⇒FPGA)
LA01_N_CC
A7
I
LVCMOS25
TX#1_HSYNC 信号 (FMC⇒FPGA)
LA02_N
C8
I
LVCMOS25
TX#1_DE 信号 (FMC⇒FPGA)
LA03_N
D8
I
LVCMOS25
TX#1_D0 信号 (FMC⇒FPGA)
[B0]
LA04_N
A13
I
LVCMOS25
TX#1_D1 信号 (FMC⇒FPGA)
[B1]
LA05_N
A14
I
LVCMOS25
TX#1_D2 信号 (FMC⇒FPGA)
[B2]
LA06_N
C16
I
LVCMOS25
TX#1_D3 信号 (FMC⇒FPGA)
[B3]
LA07_N
A17
I
LVCMOS25
TX#1_D4 信号 (FMC⇒FPGA)
[B4]
LA08_N
D17
I
LVCMOS25
TX#1_D5 信号 (FMC⇒FPGA)
[B5]
LA09_N
G17
I
LVCMOS25
TX#1_D6 信号 (FMC⇒FPGA)
[B6]
LA10_N
B22
I
LVCMOS25
TX#1_D7 信号 (FMC⇒FPGA)
[B7]
LA11_N
J16
I
LVCMOS25
TX#1_D8 信号 (FMC⇒FPGA)
[B8]
LA12_N
D20
I
LVCMOS25
TX#1_D9 信号 (FMC⇒FPGA)
[B9]
LA13_N
D22
I
LVCMOS25
TX#1_D10 信号 (FMC⇒FPGA)
[G0]
LA14_N
F20
I
LVCMOS25
TX#1_D11 信号 (FMC⇒FPGA)
[G1]
LA15_N
E22
I
LVCMOS25
TX#1_D12 信号 (FMC⇒FPGA)
[G2]
LA16_N
F22
I
LVCMOS25
TX#1_D13 信号 (FMC⇒FPGA)
[G3]
LA17_N_CC
G22
I
LVCMOS25
TX#1_D14 信号 (FMC⇒FPGA)
[G4]
LA18_N_CC
H22
I
LVCMOS25
TX#1_D15 信号 (FMC⇒FPGA)
[G5]
LA19_N
J22
I
LVCMOS25
TX#1_D16 信号 (FMC⇒FPGA)
[G6]
LA20_N
L22
I
LVCMOS25
TX#1_D17 信号 (FMC⇒FPGA)
[G7]
LA21_N
N22
I
LVCMOS25
TX#1_D18 信号 (FMC⇒FPGA)
[G8]
LA22_N
R22
I
LVCMOS25
TX#1_D19 信号 (FMC⇒FPGA)
[G9]
LA23_N
U22
I
LVCMOS25
TX#1_D20 信号 (FMC⇒FPGA)
[R0]
LA24_N
N19
I
LVCMOS25
TX#1_D21 信号 (FMC⇒FPGA)
[R1]
LA25_N
L15
I
LVCMOS25
TX#1_D22 信号 (FMC⇒FPGA)
[R2]
LA26_N
P20
I
LVCMOS25
TX#1_D23 信号 (FMC⇒FPGA)
[R3]
LA27_N
W22
I
LVCMOS25
TX#1_D24 信号 (FMC⇒FPGA)
[R4]
LA28_N
K18
I
LVCMOS25
TX#1_D25 信号 (FMC⇒FPGA)
[R5]
LA29_N
V20
I
LVCMOS25
TX#1_D26 信号 (FMC⇒FPGA)
[R6]
LA30_N
M18
I
LVCMOS25
TX#1_D27 信号 (FMC⇒FPGA)
[R7]
LA31_N
N16
I
LVCMOS25
TX#1_D28 信号 (FMC⇒FPGA)
[R8]
LA32_N
R19
I
LVCMOS25
TX#1_D29 信号 (FMC⇒FPGA)
[R9]
LA33_N
T20
IO
LVCMOS25
未使用
CLK2_M2C_P
D11
IO
LVCMOS25
未使用
CLK3_M2C_P
B12
IO
LVCMOS25
未使用
HA00_P_CC
B6
IO
LVCMOS25
未使用
HA01_P_CC
B8
IO
LVCMOS25
未使用
HA02_P
C9
IO
LVCMOS25
未使用
HA03_P
D10
IO
LVCMOS25
未使用
HA04_P
D14
IO
LVCMOS25
未使用
HA05_P
C15
IO
LVCMOS25
未使用
Rev.1.03
41
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
HA06_P
B16
IO
LVCMOS25
未使用
HA07_P
B18
IO
LVCMOS25
未使用
HA08_P
C19
IO
LVCMOS25
未使用
HA09_P
F16
IO
LVCMOS25
未使用
HA10_P
A20
IO
LVCMOS25
未使用
HA11_P
H16
IO
LVCMOS25
未使用
HA12_P
F18
IO
LVCMOS25
未使用
HA13_P
C20
IO
LVCMOS25
未使用
HA14_P
H19
IO
LVCMOS25
未使用
HA15_P
J17
IO
LVCMOS25
未使用
HA16_P
H20
IO
LVCMOS25
未使用
HA17_P_CC
K20
IO
LVCMOS25
未使用
HA18_P
M20
IO
LVCMOS25
未使用
HA19_P
K21
IO
LVCMOS25
未使用
HA20_P
M21
IO
LVCMOS25
未使用
HA21_P
P21
IO
LVCMOS25
未使用
HA22_P
T21
IO
LVCMOS25
未使用
HA23_P
V21
IO
LVCMOS25
未使用
CLK2_M2C_N
C12
IO
LVCMOS25
未使用
CLK3_M2C_N
A12
IO
LVCMOS25
未使用
HA00_N_CC
A6
IO
LVCMOS25
未使用
HA01_N_CC
A8
IO
LVCMOS25
未使用
HA02_N
A9
IO
LVCMOS25
未使用
HA03_N
C10
IO
LVCMOS25
未使用
HA04_N
C14
IO
LVCMOS25
未使用
HA05_N
A15
IO
LVCMOS25
未使用
HA06_N
A16
IO
LVCMOS25
未使用
HA07_N
A18
IO
LVCMOS25
未使用
HA08_N
B20
IO
LVCMOS25
未使用
HA09_N
F17
IO
LVCMOS25
未使用
HA10_N
A21
IO
LVCMOS25
未使用
HA11_N
H17
IO
LVCMOS25
未使用
HA12_N
F19
IO
LVCMOS25
未使用
HA13_N
C22
IO
LVCMOS25
未使用
HA14_N
H18
IO
LVCMOS25
未使用
HA15_N
K17
IO
LVCMOS25
未使用
HA16_N
J19
IO
LVCMOS25
未使用
HA17_N_CC
K19
IO
LVCMOS25
未使用
HA18_N
L19
IO
LVCMOS25
未使用
HA19_N
K22
IO
LVCMOS25
未使用
HA20_N
M22
IO
LVCMOS25
未使用
HA21_N
P22
IO
LVCMOS25
未使用
Rev.1.03
42
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
HA22_N
T22
IO
LVCMOS25
未使用
HA23_N
V22
IO
LVCMOS25
未使用
TX#0_D35
Y18
O
LVCMOS33
TX#0 Video データ 35 (FPGA⇒TX)
TX#0_D34
T16
O
LVCMOS33
TX#0 Video データ 34 (FPGA⇒TX)
TX#0_D33
T15
O
LVCMOS33
TX#0 Video データ 33 (FPGA⇒TX)
TX#0_D32
U17
O
LVCMOS33
TX#0 Video データ 32 (FPGA⇒TX)
TX#0_D31
U16
O
LVCMOS33
TX#0 Video データ 31 (FPGA⇒TX)
TX#0_D30
V19
O
LVCMOS33
TX#0 Video データ 30 (FPGA⇒TX)
TX#0_D29
V18
O
LVCMOS33
TX#0 Video データ 29 (FPGA⇒TX)
TX#0_D28
R16
O
LVCMOS33
TX#0 Video データ 28 (FPGA⇒TX)
TX#0_D27
R15
O
LVCMOS33
TX#0 Video データ 27 (FPGA⇒TX)
TX#0_D26
V17
O
LVCMOS33
TX#0 Video データ 26 (FPGA⇒TX)
TX#0_D25
W17
O
LVCMOS33
TX#0 Video データ 25 (FPGA⇒TX)
TX#0_D24
V15
O
LVCMOS33
TX#0 Video データ 24 (FPGA⇒TX)
TX#0_D23
AA18
O
LVCMOS33
TX#0 Video データ 23 (FPGA⇒TX)
TX#0_D22
AB18
O
LVCMOS33
TX#0 Video データ 22 (FPGA⇒TX)
TX#0_D21
Y17
O
LVCMOS33
TX#0 Video データ 21 (FPGA⇒TX)
TX#0_D20
AB17
O
LVCMOS33
TX#0 Video データ 20 (FPGA⇒TX)
TX#0_D19
AA14
O
LVCMOS33
TX#0 Video データ 19 (FPGA⇒TX)
TX#0_D18
AB14
O
LVCMOS33
TX#0 Video データ 18 (FPGA⇒TX)
TX#0_D17
Y16
O
LVCMOS33
TX#0 Video データ 17 (FPGA⇒TX)
TX#0_D16
W15
O
LVCMOS33
TX#0 Video データ 16 (FPGA⇒TX)
TX#0_D15
V13
O
LVCMOS33
TX#0 Video データ 15 (FPGA⇒TX)
TX#0_D14
W13
O
LVCMOS33
TX#0 Video データ 14 (FPGA⇒TX)
TX#0_D13
AA16
O
LVCMOS33
TX#0 Video データ 13 (FPGA⇒TX)
TX#0_D12
AB16
O
LVCMOS33
TX#0 Video データ 12 (FPGA⇒TX)
TX#0_D11
W14
O
LVCMOS33
TX#0 Video データ 11 (FPGA⇒TX)
TX#0_D10
Y14
O
LVCMOS33
TX#0 Video データ 10 (FPGA⇒TX)
TX#0_D9
Y15
O
LVCMOS33
TX#0 Video データ 9 (FPGA⇒TX)
TX#0_D8
AB15
O
LVCMOS33
TX#0 Video データ 8 (FPGA⇒TX)
TX#0_D7
T12
O
LVCMOS33
TX#0 Video データ 7 (FPGA⇒TX)
TX#0_D6
U12
O
LVCMOS33
TX#0 Video データ 6 (FPGA⇒TX)
TX#0_D5
T14
O
LVCMOS33
TX#0 Video データ 5 (FPGA⇒TX)
TX#0_D4
R13
O
LVCMOS33
TX#0 Video データ 4 (FPGA⇒TX)
TX#0_D3
R11
O
LVCMOS33
TX#0 Video データ 3 (FPGA⇒TX)
TX#0_D2
T11
O
LVCMOS33
TX#0 Video データ 2 (FPGA⇒TX)
TX#0_D1
AA10
O
LVCMOS33
TX#0 Video データ 1 (FPGA⇒TX)
TX#0_D0
AB10
O
LVCMOS33
TX#0 Video データ 0 (FPGA⇒TX)
TX#0_DCLK
W12
O
LVCMOS33
TX#0 DCLK 信号 (FPGA⇒TX)
SYSCLK_P
Y11
I
LVCMOS33
システムクロック (27MHz)
TX#0_DE
W11
O
LVCMOS33
TX#0 データイネーブル (FPGA⇒TX)
TX#0_HSYNC
Y9
O
LVCMOS33
TX#0 HSYNC (FPGA⇒TX)
Rev.1.03
43
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
TX#0_VSYNC
AB9
O
LVCMOS33
TX#0 VSYNC (FPGA⇒TX)
TX#0_DSD0
W10
O
LVCMOS33
TX#0 DSD Audio データ 0 (FPGA⇒TX)
TX#0_DSD1
Y10
O
LVCMOS33
TX#0 DSD Audio データ 1 (FPGA⇒TX)
TX#0_DSD2
AA8
O
LVCMOS33
TX#0 DSD Audio データ 2 (FPGA⇒TX)
TX#0_DSD3
AB8
O
LVCMOS33
TX#0 DSD Audio データ 3 (FPGA⇒TX)
TX#0_DSD4
W8
O
LVCMOS33
TX#0 DSD Audio データ 4 (FPGA⇒TX)
TX#0_DSD5
V7
O
LVCMOS33
TX#0 DSD Audio データ 5 (FPGA⇒TX)
TX#0_DSD_CLK
W9
O
LVCMOS33
TX#0 DSD クロック(FPGA⇒TX)
TX#0_SPDIF
Y8
O
LVCMOS33
TX#0 SPDIF デジタル Audio (FPGA⇒TX)
TX#0_MCLK
AB7
O
LVCMOS33
TX#0 Audio マスタクロック (FPGA⇒TX)
TX#0_I2S0
U9
O
LVCMOS33
TX#0 I2S Audio 信号 0 (FPGA⇒TX)
TX#0_I2S1
V9
O
LVCMOS33
TX#0 I2S Audio 信号 1 (FPGA⇒TX)
TX#0_I2S2
T8
O
LVCMOS33
TX#0 I2S Audio 信号 2 (FPGA⇒TX)
TX#0_I2S3
U8
O
LVCMOS33
TX#0 I2S Audio 信号 3 (FPGA⇒TX)
TX#0_SCLK
T10
O
LVCMOS33
TX#0 Audio シリアルクロック(FPGA⇒TX)
TX#0_LRCLK
U10
O
LVCMOS33
TX#0 LRCLK 信号 (FPGA⇒TX)
TX#0_HPD_IO
W6
O
LVCMOS33
TX#0 ホットプラグ制御 (FPGA⇒TX)
TX#0_PD
T18
O
LVCMOS33
TX#0 パワーダウン (FPGA⇒TX)
TX#0_INT
Y19
I
LVCMOS33
TX#0 割り込み (TX⇒FPGA)
TX#0_SCL
AB19
O
LVCMOS33
TX#0 シリアルクロック (FPGA⇒TX)
TX#0_SDA
W18
IO
LVCMOS33
TX#0 シリアルデータ (FPGA⇔TX)
FPGA_SRSTN
AA2
O
LVCMOS33
FPGA リセット
TX#1_D35
W3
O
LVCMOS33
TX#1 Video データ 35 (FPGA⇒TX)
TX#1_D34
W1
O
LVCMOS33
TX#1 Video データ 34 (FPGA⇒TX)
TX#1_D33
P8
O
LVCMOS33
TX#1 Video データ 33 (FPGA⇒TX)
TX#1_D32
P7
O
LVCMOS33
TX#1 Video データ 32 (FPGA⇒TX)
TX#1_D31
P6
O
LVCMOS33
TX#1 Video データ 31 (FPGA⇒TX)
TX#1_D30
P5
O
LVCMOS33
TX#1 Video データ 30 (FPGA⇒TX)
TX#1_D29
T4
O
LVCMOS33
TX#1 Video データ 29 (FPGA⇒TX)
TX#1_D28
T3
O
LVCMOS33
TX#1 Video データ 28 (FPGA⇒TX)
TX#1_D27
U4
O
LVCMOS33
TX#1 Video データ 27 (FPGA⇒TX)
TX#1_D26
V3
O
LVCMOS33
TX#1 Video データ 26 (FPGA⇒TX)
TX#1_D25
N6
O
LVCMOS33
TX#1 Video データ 25 (FPGA⇒TX)
TX#1_D24
N7
O
LVCMOS33
TX#1 Video データ 24 (FPGA⇒TX)
TX#1_D23
M7
O
LVCMOS33
TX#1 Video データ 23 (FPGA⇒TX)
TX#1_D22
M8
O
LVCMOS33
TX#1 Video データ 22 (FPGA⇒TX)
TX#1_D21
R4
O
LVCMOS33
TX#1 Video データ 21 (FPGA⇒TX)
TX#1_D20
P4
O
LVCMOS33
TX#1 Video データ 20 (FPGA⇒TX)
TX#1_D19
M6
O
LVCMOS33
TX#1 Video データ 19 (FPGA⇒TX)
TX#1_D18
L6
O
LVCMOS33
TX#1 Video データ 18 (FPGA⇒TX)
TX#1_D17
P3
O
LVCMOS33
TX#1 Video データ 17 (FPGA⇒TX)
TX#1_D16
N4
O
LVCMOS33
TX#1 Video データ 16 (FPGA⇒TX)
Rev.1.03
44
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
説明
TX#1_D15
M5
O
LVCMOS33
TX#1 Video データ 15 (FPGA⇒TX)
TX#1_D14
M4
O
LVCMOS33
TX#1 Video データ 14 (FPGA⇒TX)
TX#1_D13
V2
O
LVCMOS33
TX#1 Video データ 13 (FPGA⇒TX)
TX#1_D12
V1
O
LVCMOS33
TX#1 Video データ 12 (FPGA⇒TX)
TX#1_D11
U3
O
LVCMOS33
TX#1 Video データ 11 (FPGA⇒TX)
TX#1_D10
U1
O
LVCMOS33
TX#1 Video データ 10 (FPGA⇒TX)
TX#1_D9
T2
O
LVCMOS33
TX#1 Video データ 9 (FPGA⇒TX)
TX#1_D8
T1
O
LVCMOS33
TX#1 Video データ 8 (FPGA⇒TX)
TX#1_D7
R3
O
LVCMOS33
TX#1 Video データ 7 (FPGA⇒TX)
TX#1_D6
R1
O
LVCMOS33
TX#1 Video データ 6 (FPGA⇒TX)
TX#1_D5
P2
O
LVCMOS33
TX#1 Video データ 5 (FPGA⇒TX)
TX#1_D4
P1
O
LVCMOS33
TX#1 Video データ 4 (FPGA⇒TX)
TX#1_D3
N3
O
LVCMOS33
TX#1 Video データ 3 (FPGA⇒TX)
TX#1_D2
N1
O
LVCMOS33
TX#1 Video データ 2 (FPGA⇒TX)
TX#1_D1
M2
O
LVCMOS33
TX#1 Video データ 1 (FPGA⇒TX)
TX#1_D0
M1
O
LVCMOS33
TX#1 Video データ 0 (FPGA⇒TX)
TX#1_DCLK
J3
O
LVCMOS33
TX#1 DCLK 信号 (FPGA⇒TX)
TX#1_DE
L1
O
LVCMOS33
TX#1 データイネーブル (FPGA⇒TX)
TX#1_HSYNC
K2
O
LVCMOS33
TX#1 HSYNC (FPGA⇒TX)
TX#1_VSYNC
K1
O
LVCMOS33
TX#1 VSYNC (FPGA⇒TX)
TX#1_DSD0
M3
O
LVCMOS33
TX#1 DSD Audio データ 0 (FPGA⇒TX)
TX#1_DSD1
L4
O
LVCMOS33
TX#1 DSD Audio データ 1 (FPGA⇒TX)
TX#1_DSD2
K5
O
LVCMOS33
TX#1 DSD Audio データ 2 (FPGA⇒TX)
TX#1_DSD3
K4
O
LVCMOS33
TX#1 DSD Audio データ 3 (FPGA⇒TX)
TX#1_DSD4
K3
O
LVCMOS33
TX#1 DSD Audio データ 4 (FPGA⇒TX)
TX#1_DSD5
J4
O
LVCMOS33
TX#1 DSD Audio データ 5 (FPGA⇒TX)
TX#1_DSD_CLK
K6
O
LVCMOS33
TX#1 DSD クロック(FPGA⇒TX)
TX#1_SPDIF
J6
O
LVCMOS33
TX#1 SPDIF デジタル Audio (FPGA⇒TX)
TX#1_MCLK
H4
O
LVCMOS33
TX#1 Audio マスタクロック (FPGA⇒TX)
TX#1_I2S0
H3
O
LVCMOS33
TX#1 I2S Audio 信号 0 (FPGA⇒TX)
TX#1_I2S1
H2
O
LVCMOS33
TX#1 I2S Audio 信号 1 (FPGA⇒TX)
TX#1_I2S2
H1
O
LVCMOS33
TX#1 I2S Audio 信号 2 (FPGA⇒TX)
TX#1_I2S3
G3
O
LVCMOS33
TX#1 I2S Audio 信号 3 (FPGA⇒TX)
TX#1_SCLK
G1
O
LVCMOS33
TX#1 Audio シリアルクロック (FPGA⇒TX)
TX#1_LRCLK
H6
O
LVCMOS33
TX#1 LRCLK 信号 (FPGA⇒TX)
TX#1_HPD_IO
H5
O
LVCMOS33
TX#1 ホットプラグ制御 (FPGA⇒TX)
TX#1_PD
G4
O
LVCMOS33
TX#1 パワーダウン (FPGA⇒TX)
TX#1_INT
F2
I
LVCMOS33
TX#1 割り込み (TX⇒FPGA)
TX#1_SCL
Y2
O
LVCMOS33
TX#1 シリアルクロック (FPGA⇒TX)
TX#1_SDA
Y1
IO
LVCMOS33
TX#1 シリアルデータ (FPGA⇔TX)
RSW0
D2
I
LVCMOS33
ロータリスイッチ 0
RSW1
D1
I
LVCMOS33
ロータリスイッチ 1
Rev.1.03
45
TB-FMCH-HDMI2 ハードユーザマニュアル
端子名
番号
IO
規格
RSW2
C3
I
LVCMOS33
ロータリスイッチ 2
RSW3
C1
I
LVCMOS33
ロータリスイッチ 3
DSW0
F5
I
LVCMOS33
ディップスイッチ 0
DSW1
K7
I
LVCMOS33
ディップスイッチ 1
DSW2
K8
I
LVCMOS33
ディップスイッチ 2
DSW3
D5
I
LVCMOS33
ディップスイッチ 3
DSW4
E4
I
LVCMOS33
ディップスイッチ 4
DSW5
J7
I
LVCMOS33
ディップスイッチ 5
DSW6
H8
I
LVCMOS33
ディップスイッチ 6
DSW7
B2
I
LVCMOS33
ディップスイッチ 7
LED0
G7
O
LVCMOS33
LED0
LED1
F7
O
LVCMOS33
LED1
LED2
D3
O
LVCMOS33
LED2
LED3
C4
O
LVCMOS33
LED3
LED4
E5
O
LVCMOS33
LED4
LED5
E6
O
LVCMOS33
LED5
LED6
A2
O
LVCMOS33
LED6
LED7
B3
O
LVCMOS33
LED7
Rev.1.03
説明
46
TB-FMCH-HDMI2 ハードユーザマニュアル
5.12.
FPGA 入力データ位相について
TB-FMCH-HDMI2-TX に搭載している FPGA の入力データ位相を示します。
FMC コネクタ⇒FPGA へのデータ転送は、ビデオクロックの立ち上がりで、FPGA に取り込んで
おります。メインボードからのデータ転送は、ビデオクロックの立ち下がりエッジで転送して
下さい。
FMC⇒ FPGA
HDMITX_CLK
VSYNC,HSYNC,
DE,DATA
HDMITX_CLKの立ち上がりエッジで
データを入力します。
図 5-6 FPGA 入力データタイミング図
Rev.1.03
47
TB-FMCH-HDMI2 ハードユーザマニュアル
5.13. 対応画像サイズについて
5.13.1. 2D 画像サイズ
TB-FMCH-HDMI2-TX は、HDMI1.4 規格書に記載されているプライマリーフォーマットとセカン
ダリーフォーマットの一部(1080P@60Hz)に対応しています。
以下に、対応画像サイズを記載致します。

[email protected]/60Hz

[email protected]/60Hz

[email protected]/60Hz

720x480p @ 59.94/60Hz

720(1440)[email protected]/60Hz

1280x720@50Hz

1920x1080i@50Hz

720x576p@50Hz

720(1440)x576i@50Hz

[email protected]/60Hz

1920x1080p@50Hz
5.13.2. 3D 画像サイズ
TB-FMCH-HDMI2-RX では、HDMI1.4 規格書に記載されているプライマリーフォーマットに対応し
ています。
以下に、対応画像サイズを記載致します。

[email protected]/60Hz (Frame Packing, Side-by-Side(Half), Top-and-Bottom)

1280x720p@50Hz (Frame Packing, Side-by-Side(Half), Top-and-Bottom)

[email protected]/24Hz (Frame Packing)

[email protected]/30Hz (Frame Packing)

[email protected]/60Hz (Frame Packing, Side-by-Side(Half))

1920x1080i@50Hz (Frame Packing, Side-by-Side(Half))

[email protected]/24Hz (Frame Packing, Side-by-Side(Half), Top-and-Bottom)

[email protected]/30Hz (Frame Packing, Top-and-Bottom)

[email protected]/60Hz (Top-and-Bottom)

1920x1080p@50Hz (Top-and-Bottom)
Rev.1.03
48
TB-FMCH-HDMI2 ハードユーザマニュアル
6. DDC 接続（Normal/ Through）
DDC 接続は、2 パターンの接続に対応します。
6.1.
DDC 接続（Normal）
DDC 接続（Normal）のジャンパ設定及び系統図を示します。
表 6-1 DDC 設定（Normal）ジャンパ設定
TB-FMCH-HDMI2-RX
ジャンパー
TB-FMCH-HDMI2-TX
設定
ジャンパ
設定
JP6: SCL0
1-2 ショート: Normal
-
-
JP7: SDA0
1-2 ショート: Normal
-
-
JP8: DDC0_5V
1-2 ショート: Normal
JP7: DDC0_5V
1-2 ショート: Normal
JP9: DDC0_HPD
1-2 ショート: Normal
JP8: DDC0_HPD
1-2 ショート: Normal
JP10: DDC0_SDA
1-2 ショート: Normal
JP4: DDC0_SDA
1-2 ショート: Normal
JP11: DDC0_SCL
1-2 ショート: Normal
JP5: DDC0_SCL
1-2 ショート: Normal
JP12: DDC0_GND
1-2 ショート: Normal
JP6: DDC0_GND
1-2 ショート: Normal
JP3: SCL1
1-2 ショート: Normal
-
-
JP4: SDA1
1-2 ショート: Normal
-
-
JP13: DDC1_5V
1-2 ショート: Normal
JP12: DDC1_5V
1-2 ショート: Normal
JP14: DDC1_HPD
1-2 ショート: Normal
JP13: DDC1_HPD
1-2 ショート: Normal
JP15: DDC1_SDA
1-2 ショート: Normal
JP9: DDC1_SDA
1-2 ショート: Normal
JP16: DDC1_SCL
1-2 ショート: Normal
JP10: DDC1_SCL
1-2 ショート: Normal
JP17: DDC1_GND
1-2 ショート: Normal
JP11: DDC1_GND
1-2 ショート: Normal
TB-FMCH-HDMI2-RX
TB-FMCH-HDMI2-TX
RX
SG
DDC_SCL
DDC_SDA
DDC_5V
DDC_GND
HOTPLUG_DET
TX
モニタ
HDMI
DDC_SCL
DDC_SDA
DDC_5V
DDC_GND
HOTPLUG_DET
HDMI
DDC_SCL
DDC_SCL
DDC_SCA
DDC_SCA
EEPROM
DDC_5V
DET
DDC_5V
VCC_5V
DEC
ENC
DDC_GND
DDC
DDC_GND
DDC_GND
DDC_HPD
DET
DDC
T_SHILD
DDC_HPD
図 6-1 DDC 接続（Normal）の系統図
Rev.1.03
49
TB-FMCH-HDMI2 ハードユーザマニュアル
6.2.
DDC 接続（Through）
DDC 接続（Through）のジャンパ設定及び系統図を示します。
表 6-2 DDC 設定（Through）ジャンパ設定
TB-FMCH-HDMI2-RX
ジャンパー
TB-FMCH-HDMI2-TX
設定
ジャンパ
設定
JP6: SCL0
Open
-
-
JP7: SDA0
Open
-
-
JP8: DDC0_5V
1-2 ショート: Normal
JP7: DDC0_5V
1-2 ショート: Normal
JP9: DDC0_HPD
1-2 ショート: Normal
JP8: DDC0_HPD
1-2 ショート: Normal
JP10: DDC0_SDA
2-3 ショート: Through
JP4: DDC0_SDA
2-3 ショート: Through
JP11: DDC0_SCL
2-3 ショート: Through
JP5: DDC0_SCL
2-3 ショート: Through
JP12: DDC0_GND
2-3 ショート: Through
JP6: DDC0_GND
2-3 ショート: Through
JP3: SCL1
Open
-
-
JP4: SDA1
Open
-
-
JP13: DDC1_5V
1-2 ショート: Normal
JP12: DDC1_5V
1-2 ショート: Normal
JP14: DDC1_HPD
1-2 ショート: Normal
JP13: DDC1_HPD
1-2 ショート: Normal
JP15: DDC1_SDA
2-3 ショート: Through
JP9: DDC1_SDA
2-3 ショート: Through
JP16: DDC1_SCL
2-3 ショート: Through
JP10: DDC1_SCL
2-3 ショート: Through
JP17: DDC1_GND
2-3 ショート: Through
JP11: DDC1_GND
2-3 ショート: Through
TB-FMCH-HDMI2-RX
TB-FMCH-HDMI2-TX
RX
SG
DDC_SCL
DDC_SDA
DDC_5V
DDC_GND
HOTPLUG_DET
TX
モニタ
HDMI
DDC_SCL
DDC_SDA
DDC_5V
DDC_GND
HOTPLUG_DET
HDMI
DDC_SCL
DDC_SCL
DDC_SCA
DDC_SCA
EEPROM
DET
DDC_5V
DDC_5V
VCC_5V
DEC
ENC
DDC_GND
DDC
DDC_GND
DDC_GND
DDC_HPD
DET
DDC_SCL
DDC_SDA
+5V
GND
HPD
DDC
DDC_SCL
DDC_SDA
+5V
GND
HPD
T_SHILD
DDC_HPD
DDCケーブル
図 6-2 DDC 接続（Through）の系統図
※ DDC 接続(Through)時、RX 基板-J4 と TX 基板-J1 または RX 基板-J2 と TX 基板-J3 を付属
のケーブルで接続して下さい。
Rev.1.03
50
TB-FMCH-HDMI2 ハードユーザマニュアル
7. 出荷時のスイッチ設定
TB-FMCH-HDMI2-RX の出荷時のスイッチ設定を記載します。
下図に囲んである箇所のスイッチを確認して下さい。
JP7、JP12、JP10、JP8
JP6、JP11、JP9
JP1
JP4、JP3、JP16、JP14
JP17、JP15、JP13
図 7-1 TB-FMCH-HDMI2-RX 出荷設定部品面
表 7-1 TB-FMCH-HDMI2-RX 出荷時の設定（JP ピン）
No.
Silk No.
Initial Setting
Function
1
JP6
1-2 ショート
SCL0（1-2：HDMI / 2-3：FPGA）
2
JP7
1-2 ショート
SDA0（1-2：HDMI / 2-3：FPGA）
3
JP8
1-2 ショート
DDC0_5V（1-2：Normal / 2-3：Through）
4
JP9
1-2 ショート
DDC0_HPD（1-2：Normal / 2-3：Through）
5
JP10
1-2 ショート
DDC0_SDA（1-2：Normal / 2-3：Through）
6
JP11
1-2 ショート
DDC0_SCL（1-2：Normal / 2-3：Through）
7
JP12
1-2 ショート
DDC0_GND（1-2：Normal / 2-3：Through）
8
JP3
1-2 ショート
SCL1（1-2：HDMI / 2-3：FPGA）
9
JP4
1-2 ショート
SDA1（1-2：HDMI / 2-3：FPGA）
10
JP13
1-2 ショート
DDC1_5V（1-2：Normal / 2-3：Through）
11
JP14
1-2 ショート
DDC1_HPD（1-2：Normal / 2-3：Through）
12
JP15
1-2 ショート
DDC1_SDA（1-2：Normal / 2-3：Through）
13
JP16
1-2 ショート
DDC1_SCL（1-2：Normal / 2-3：Through）
14
JP17
1-2 ショート
DDC1_GND（1-2：Normal / 2-3：Through）
15
JP1
1-2 ショート
12VIN_SEL（1-2：FMC コネクタ / 2-3：外部電源供給）
Rev.1.03
51
TB-FMCH-HDMI2 ハードユーザマニュアル
表 7-2 TB-FMCH-HDMI2-RX 出荷時の設定（DSW、RSW）
No.
Silk No.
Initial Setting
1
S1-1
OFF
2
S1-2
OFF
3
S1-3
OFF
4
S1-4
OFF
5
S1-5
OFF
未使用
6
S1-6
OFF
未使用
7
S1-7
OFF
未使用
8
S1-8
OFF
9
S2
0
ROM 選択信号の選択 ON ： DSW 側 / OFF ： RSW 側
ADV7612 コンフィグ ROM 選択
Rev.1.03
Function
ADV7612 コンフィグ ROM 選択
52
TB-FMCH-HDMI2 ハードユーザマニュアル
TB-FMCH-HDMI2-TX の出荷時のスイッチ設定を記載します。
下図に囲んである箇所のスイッチを確認して下さい。
JP8、JP5、JP4、JP6
JP7
JP3
JP12
JP13、JP10、JP9、JP11
図 7-2 TB-FMCH-HDMI2-TX 出荷設定部品面
表 7-3 TB-FMCH2-TX 出荷時の設定（JP ピン）
No.
Silk No.
Initial Setting
1
JP7
1-2 ショート
DDC0_5V（1-2：Normal / 2-3：Through）
2
JP8
1-2 ショート
DDC0_HPD（1-2：Normal / 2-3：Through）
3
JP4
1-2 ショート
DDC0_SDA（1-2：Normal / 2-3：Through）
4
JP5
1-2 ショート
DDC0_SCL（1-2：Normal / 2-3：Through）
5
JP6
1-2 ショート
DDC0_GND（1-2：Normal / 2-3：Through）
6
JP12
1-2 ショート
DDC1_5V（1-2：Normal / 2-3：Through）
7
JP13
1-2 ショート
DDC1_HPD（1-2：Normal / 2-3：Through）
8
JP9
1-2 ショート
DDC1_SDA（1-2：Normal / 2-3：Through）
9
JP10
1-2 ショート
DDC1_SCL（1-2：Normal / 2-3：Through）
10
JP11
1-2 ショート
DDC1_GND（1-2：Normal / 2-3：Through）
11
JP3
1-2 ショート
12VIN_SEL（1-2：FMC コネクタ / 2-3：外部電源供給）
Rev.1.03
Function
53
TB-FMCH-HDMI2 ハードユーザマニュアル
表 7-4 TB-FMCH-HDMI2-TX 出荷時の設定（DSW、RSW）
No.
Silk No.
Initial Setting
1
S1-1
OFF
2
S1-2
OFF
3
S1-3
OFF
4
S1-4
OFF
5
S1-5
OFF
未使用
6
S1-6
OFF
未使用
7
S1-7
OFF
未使用
8
S1-8
OFF
9
S2
0
ROM 選択信号の選択 ON ： DSW 側 / OFF ： RSW 側
ADV7511 コンフィグ ROM 選択
Rev.1.03
Function
ADV7511 コンフィグ ROM 選択
54
TB-FMCH-HDMI2 ハードユーザマニュアル
8. 使用例
本ボードの使用例を記載します。
メインボードの TB-6S-LX150T-IMG2 のジャンパ設定について、ご注意下さい。
画像が出力されない場合、TB-FMCH-HDMI2-RX の S3 または TB-FMCH-HDMI2-TX の S3 を短押
ししてリセットして下さい。
TB-FMCH-HDMI2-RX
TB-6S-LX150T-IMG2
TB-FMCH-HDMI2-TX
RX
CN4にTB-FMCH-HDMI2-RXを接続
※TB-FMCH-HDMI2-RXのジャンパ設定は
出荷状態から変更なし
CN3にTB-FMCH-HDMI2-TXを接続
※TB-FMCH-HDMI2-TXのジャンパ設定は
出荷状態から変更なし
JP6、JP7 : 5-6ショート
JP4、JP5 : 5-6ショート
JP1 : 1-2ショート
JP2 : 1-2ショート
図 8-1 使用例
表 8-1 使用例時の設定
No.
Silk No.
Setting
1
JP1
1-2
2
3
4
※
JP6
JP7
JP2
JP4
JP5
5-6
1-2
5-6
Function
Bank3 電圧設定 （2.5V / 3.3V）
FMC-LPC2VADJ 電圧設定（2.5V / 3.3V / 供給無し)
（2 つのジャンパ設定は同様の箇所に設定して下さい。）
Bank0 電圧設定 （2.5V / 3.3V）
FMC-LPC1 VADJ 電圧設定（2.5V / 3.3V /供給無し)
（2 つのジャンパ設定は同様の箇所に設定して下さい。）
Function 項目の太字は、使用例時の設定になります。
Rev.1.03
55
TB-FMCH-HDMI2 ハードユーザマニュアル
PLDソリューション部
http://ppg.teldevice.co.jp/
http://ppg.teldevice.co.jp/m_board/
本社：〒221-0056 神奈川県横浜市神奈川区金港町１番地4 横浜イーストスクエア
TEL:045-443-4016 FAX:045-443-4058
お問い合わせ先: http://ppg.teldevice.co.jp/request/
Rev.1.03
56